- 您現在的位置：買賣IC網 > PDF目錄19362 > DSP56303VL100 (Freescale Semiconductor)IC DSP 24BIT 100MHZ 196-MAPBGA PDF資料下載
參數資料
| 型號： | DSP56303VL100 |
| 廠商： | Freescale Semiconductor |
| 文件頁數： | 36/108頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC DSP 24BIT 100MHZ 196-MAPBGA |
| 標準包裝： | 126 |
| 系列： | DSP563xx |
| 類型： | 定點 |
| 接口： | 主機接口，SSI，SCI |
| 時鐘速率： | 100MHz |
| 非易失內存： | ROM（576 B） |
| 芯片上RAM： | 24kB |
| 電壓 - 輸入/輸出： | 3.30V |
| 電壓 - 核心： | 3.30V |
| 工作溫度： | -40°C ~ 100°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 196-LBGA |
| 供應商設備封裝： | 196-MAPBGA（15x15） |
| 包裝： | 托盤 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁當前第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁
AC Electrical Characteristics
DSP56303 Technical Data, Rev. 11
Freescale Semiconductor
2-13
111
WR deassertion to data high impedance
—
0.25
× TC + 0.2
[1
≤WS ≤3]
1.25
× TC + 0.2
[4
≤WS ≤7]
2.25
× TC + 0.2
[WS > 8]
—
2.7
12.7
22.7
ns
112
Previous RD deassertion to data active (write)
—
1.25
× TC – 4.0
[1
≤WS ≤3]
2.25
× TC – 4.0
[4
≤WS ≤7]
3.25
× T
C – 4.0
[WS > 8]
8.5
18.5
28.5
—
ns
113
RD deassertion time
—
0.75
× T
C 4.0
[1
≤WS ≤3]
1.75
× TC 4.0
[4
≤WS ≤7]
2.75
× TC 4.0
[WS
≥ 8]
3.5
13.5
23.5
—
ns
114
WR deassertion time
—
0.5
× TC 4.0
[WS = 1]
TC 4.0
[2
≤WS ≤3]
2.5
× TC 4.0
[4
≤WS ≤7]
3.5
× TC 4.0
[WS
≥ 8]
1.0
6.0
21.0
31.0
—
ns
115
Address valid to RD assertion
—
0.5
× TC 4.0
1.0
—
ns
116
RD assertion pulse width
—
(WS + 0.25)
× T
C 4.0
8.5
—
ns
117
RD deassertion to address not valid
—
0.25
× TC 2.0
[1
≤WS ≤3]
1.25
× TC 2.0
[4
≤WS ≤7]
2.25
× T
C 2.0
[WS
≥ 8]
0.5
10.5
20.5
—
ns
118
TA setup before RD or WR deassertion4
—0.25
× T
C + 2.0
4.5
—
ns
119
TA hold after RD or WR deassertion
—
0
—
ns
Notes:
1.
WS is the number of wait states specified in the BCR. An expression is used to compute the number listed as the minimum or
maximum value, as appropriate.
2.
Timings 100, 107 are guaranteed by design, not tested.
3.
All timings for 100 MHz are measured from 0.5
× Vcc to 0.5 × Vcc.
4.
Timing 118 is relative to the deassertion edge of RD or WR even if TA remains asserted.
5.
VCC = 3.3 V ± 0.3 V; TJ = –40°C to +100°C, CL = 50 pF
Table 2-8.
SRAM Read and Write Accesses (Continued)
No.
Characteristics
Symbol
Expression1
100 MHz
Unit
Min
Max
相關PDF資料 |
PDF描述 |
|---|---|
| MC78M15CDTRK | IC REG LDO 15V .5A DPAK |
| 5749769-3 | CONN D-SUB PLUG R/A 26POS GOLD |
| AGM30DRSH-S288 | CONN EDGECARD EXTEND 60POS .156 |
| MAX6663AEE+T | IC TEMP MON FAN CNTRL 16-QSOP |
| DSP56303VF100 | IC DSP 24BIT 100MHZ 196-BGA |
相關代理商/技術參數 |
參數描述 |
|---|---|
| DSP56303VL100B1 | 功能描述:數字信號處理器和控制器 - DSP, DSC 24 BIT DSP RoHS:否 制造商:Microchip Technology 核心:dsPIC 數據總線寬度:16 bit 程序存儲器大小:16 KB 數據 RAM 大小:2 KB 最大時鐘頻率:40 MHz 可編程輸入/輸出端數量:35 定時器數量:3 設備每秒兆指令數:50 MIPs 工作電源電壓:3.3 V 最大工作溫度:+ 85 C 封裝 / 箱體:TQFP-44 安裝風格:SMD/SMT |
| DSP56304GC66 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:24-Bit Digital Signal Processor |
| DSP56304GC80 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:24-Bit Digital Signal Processor |
| DSP56304PV66 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:24-Bit Digital Signal Processor |
| DSP56304PV80 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:24-Bit Digital Signal Processor |
發(fā)布緊急采購，3分鐘左右您將得到回復。