- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄378593 > DSP56004ROM (飛思卡爾半導(dǎo)體(中國(guó))有限公司) SYMPHONY AUDIO DSP FAMILY 24-BIT DIGITAL SIGNAL PROCESSORS PDF資料下載
參數(shù)資料
| 型號(hào)： | DSP56004ROM |
| 廠商： | 飛思卡爾半導(dǎo)體(中國(guó))有限公司 |
| 元件分類： | 數(shù)字信號(hào)處理 |
| 英文描述： | SYMPHONY AUDIO DSP FAMILY 24-BIT DIGITAL SIGNAL PROCESSORS |
| 中文描述： | Symphony音頻DSP系列的24位數(shù)字信號(hào)處理器 |
| 文件頁(yè)數(shù)： | 62/82頁(yè) |
| 文件大小： | 636K |
| 代理商： | DSP56004ROM |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)當(dāng)前第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)
2-38
DSP56004/D, Rev. 3
For More Information On This Product,
Go to: www.freescale.com
MOTOROLA
Specifications
On-Chip Emulation (OnCE
) Timing
248
DR Assertion Width
to recover from WAIT
to recover from WAIT and enter Debug
mode
15
13 T
C
+ 15
12 T
C
– 15
—
ns
ns
249
DR Assertion to DSO (ACK) Valid (Enter Debug
mode) After Asynchronous Recovery from Wait
State
17 T
C
—
ns
250A
DR Assertion Width to Recover from STOP
2
Stable External Clock, OMR Bit 6 = 0
Stable External Clock, OMR Bit 6 = 1
Stable External Clock, PCTL Bit 17 = 1
15
15
15
65548 T
C
+ T
L
20 T
C
+ T
L
13 T
C
+ T
L
ns
ns
ns
250B
DR Assertion Width to Recover from STOP and
enter Debug mode
2
Stable External Clock, OMR Bit 6 = 0
Stable External Clock, OMR Bit 6 = 1
Stable External Clock, PCTL Bit 17 = 1
65549 T
C
+ T
L
21 T
C
+ T
L
14 T
C
+ T
L
—
—
—
ns
ns
ns
251
DR Assertion to DSO (ACK) Valid (Enter Debug
mode) After Recovery from Stop State
2
Stable External Clock, OMR Bit 6 = 0
Stable External Clock, OMR Bit 6 = 1
Stable External Clock, PCTL Bit 17 = 1
65553 T
C
+ T
L
25 T
C
+ T
L
18 T
C
+ T
L
—
—
—
ns
ns
ns
Note:
1.
2.
Maximum
T
L
Periodically sampled, not 100% tested
Figure 2-23
DSP56004 OnCE Serial Clock Timing
Table 2-17
OnCE Timing (Continued)
No.
Characteristics
All frequencies
Unit
Min
Max
DSCK
(input)
246
246
231
232
230
AA0277
F
Freescale Semiconductor, Inc.
n
.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| DSP56721 | SymphonyTM DSP56720 / DSP56721 Multi-Core Audio Processors |
| DSPA56720AG | SymphonyTM DSP56720 / DSP56721 Multi-Core Audio Processors |
| DSPA56721AF | SymphonyTM DSP56720 / DSP56721 Multi-Core Audio Processors |
| DSPA56721AG | SymphonyTM DSP56720 / DSP56721 Multi-Core Audio Processors |
| DSPB56720AG | SymphonyTM DSP56720 / DSP56721 Multi-Core Audio Processors |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| DSP56004UM | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:DSP56004 24-Bit Digital Signal Processor User＇s Manual Revision 1 |
| DSP56004UM/AD | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:SYMPHONY AUDIO DSP FAMILY 24-BIT DIGITAL SIGNAL PROCESSORS |
| DSP56005DS | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:DSP56005 24-Bit Digital Signal Processor Datasheet |
| DSP56005UM | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:DSP56005 24-Bit Digital Signal Processor User＇s Manual |
| DSP56007DS | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:DSP56007 24-Bit Digital Signal Processor Data Sheet |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。