- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄378513 > CY7C924ADX (Cypress Semiconductor Corp.) 200 MBaud HOTLink Transceiver(200MBaud HOTLink收發(fā)器) PDF資料下載
參數(shù)資料
| 型號(hào)： | CY7C924ADX |
| 廠商： | Cypress Semiconductor Corp. |
| 英文描述： | 200 MBaud HOTLink Transceiver(200MBaud HOTLink收發(fā)器) |
| 中文描述： | 200 MBd的的HOTLink收發(fā)器（200MBaud的HOTLink收發(fā)器） |
| 文件頁數(shù)： | 28/58頁 |
| 文件大?。?/td> | 969K |
| 代理商： | CY7C924ADX |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁當(dāng)前第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁
CY7C924ADX
Document #: 38-02008 Rev. *E
Page 28 of 58
CY7C924ADX Receiver TTL Switching Characteristics, FIFO Enabled
Over the Operating Range
Parameter
f
RIS
t
RXCLKIP
t
RXCPWH
t
RXCPWL
t
RXCLKIR[8]
t
RXCLKIF[8]
t
RXENS
t
RXENH
t
RXRSS
t
RXRSH
t
RXAMS
t
RXAMH
t
RXA[11]
t
RXZA[11]
Description
Min
Max
50
Unit
MHz
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
RXCLK Clock Cycle Frequency With Receive FIFO Enabled
RXCLK Input Period
RXCLK Input HIGH Time
RXCLK Input LOW Time
RXCLK Input Rise Time
[10]
RXCLK Input Fall Time
[10]
Receive Enable Setup Time to
RXCLK
↑
Receive Enable Hold Time from
RXCLK
↑
Receive FIFO Reset (RXRXT*) Setup Time to
RXCLK
↑
Receive FIFO Reset (RXRXT*) Hold Time from
RXCLK
↑
Receive Address Match (AM*) Setup Time to
RXCLK
↑
Receive Address Match (AM*) Hold Time from
RXCLK
↑
Flag and Data Access Time from RXCLK
↑
to Output
Sample of AM* LOW by RXCLK
↑
, Output High-Z to Active HIGH or LOW,
or Sample of RXEN* Asserted by RXCLK
↑
, Output High-Z to Active HIGH or LOW
Sample of AM* LOW by RXCLK
↑
to Output Valid,
[11]
or Sample of RXEN* Asserted by RXCLK
↑
to RXDATA Outputs Valid
Sample of AM* HIGH by RXCLK
↑
to Output in High-Z,
[11]
or Sample of RXEN* Deasserted by RXCLK
↑
to RXDATA Outputs in High-Z
20
6.5
6.5
0.7
0.7
4
1
4
1
4
1
1.5
0
5
5
15
t
RXOE[11]
1.5
20
ns
t
RXAZ[11]
1.5
20
ns
Note
11. Parallel data output specifications are only valid if all outputs are loaded with similar DC and AC loads.
CY7C924ADX Transmitter TTL Switching Characteristics, FIFO Bypassed
Over the Operating Range
Parameter
t
TRA
t
REFDS
t
REFDH
t
REFENS
t
REFENH
t
REFAMS
t
REFAMH
t
REFZA
t
REFOE
t
REFAZ
Description
Min
2
4
2
4
2
4
2
0
1.5
1.5
Max
15
Unit
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
Flag Access Time From REFCLK
↑
to Output
Write Data Set-Up Time to REFCLK
↑
Write Data Hold Time from REFCLK
↑
Transmit Enable Setup Time to
REFCLK
↑
Transmit Enable Hold Time from
REFCLK
↑
Transmit Address Match (AM*) Setup Time to
REFCLK
↑
Transmit Address Match (AM*) Hold Time from
REFCLK
↑
Sample of AM* LOW by REFCLK
↑
, Output High-Z to Active HIGH or LOW
Sample of AM* LOW by REFCLK
↑
to Flag Output Valid
Sample of AM* HIGH by REFCLK
↑
to Flag Output High-Z
20
20
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| CY7C924DX | 200-MBaud HOTLink Transceiver(200H波特?zé)峤硬迨瞻l(fā)器) |
| CY7C954DX | ATM HOTLink Transceiver(ATM 熱接插收發(fā)器) |
| CY7C964A | Bus Interface Logic Circuit |
| CY7C964A-UM | Bus Interface Logic Circuit |
| CY7C964A-UMB | Bus Interface Logic Circuit |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| CY7C924ADX-AC | 制造商:Rochester Electronics LLC 功能描述: 制造商:Cypress Semiconductor 功能描述: |
| CY7C924ADX-ADI | 制造商:Rochester Electronics LLC 功能描述: 制造商:Cypress Semiconductor 功能描述: |
| CY7C924ADX-AI | 制造商:Cypress Semiconductor 功能描述:Framer 5V 100-Pin TQFP |
| CY7C924ADX-AXC | 功能描述:網(wǎng)絡(luò)控制器與處理器 IC HOTLink DX COM RoHS:否 制造商:Micrel 產(chǎn)品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流（最大值）:595 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray |
| CY7C924ADX-AXCKJ | 制造商:Cypress Semiconductor 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。