- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄379094 > CY7C43662AV (Cypress Semiconductor Corp.) 3.3V 4K x36 x2 Bidirectional Synchronous FIFO(3.3V 4K x36 x2 雙向同步先進(jìn)先出) PDF資料下載
參數(shù)資料
| 型號： | CY7C43662AV |
| 廠商： | Cypress Semiconductor Corp. |
| 英文描述： | 3.3V 4K x36 x2 Bidirectional Synchronous FIFO(3.3V 4K x36 x2 雙向同步先進(jìn)先出) |
| 中文描述： | 3.3 4K的x36 x2雙向同步FIFO（3.3 4K的x36 x2雙向同步先進(jìn)先出） |
| 文件頁數(shù)： | 10/30頁 |
| 文件大?。?/td> | 458K |
| 代理商： | CY7C43662AV |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁當(dāng)前第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁
CY7C43642AV
CY7C43662AV/CY7C43682AV
10
PRELIMINARY
Notes:
12. CSA=LOW, W/RA=HIGH, MBA=LOW. It is not necessary to program offset register on consecutive clock cycles.
13. t
is the minimum time between the rising CLKA edge and a rising CLKB for FFB/IRB to transition HIGH in the next cycle. If the time between the rising
edge of CLKA and rising edge of CLKB is less than t
SKEW1
, then FFB/IRB may transition HIGH one cycle later than shown.
14. Written to FIFO1.
Switching Waveforms
(continued)
Programming of the Almost-Full Flag and Almost-Empty Flag Offset Values after Reset
(CY Standard and FWFT Modes)
t
WFF
t
FSS
t
DS
t
FSH
t
ENS
t
ENH
t
DH
t
SKEW1[13]
AFA Offset (Y1)
AFB Offset (Y2)
First Word to FIFO1
CLKA
RST1, RST2
FS1, FS0
FFA/IRA
ENA
A
0
35
CLKB
FFB/IRB
[12]
AEB Offset (X1)
AEA Offset (X2)
t
CLKH
t
CLKL
t
ENS
t
ENH
t
ENS
t
ENH
t
ENS
t
ENH
t
ENS
t
ENH
t
DS
t
DH
t
ENS
t
ENH
t
ENS
t
ENH
HIGH
W1
[14]
W2
[14]
t
CLK
CLKA
FFA/IRA
CSA
W/RA
MBA
ENA
A
0
–
35
Port A Write Cycle Timing for FIFO1 (CY Standard and FWFT Modes)
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| CY7C43682AV | 3.3V 16K x36 x2 Bidirectional Synchronous FIFO(3.3V 16K x36 x2 雙向同步先進(jìn)先出) |
| CY7C43663AV | 3.3V 4K x36 Unidirectional Synchronous FIFO w/ Bus Matching(3.3V 4K x36 單向同步先進(jìn)先出帶總線匹配) |
| CY7C43683AV | 3.3V 16K x36 Unidirectional Synchronous FIFO w/ Bus Matching(3.3V 16K x36 單向同步先進(jìn)先出帶總線匹配) |
| CY7C43664AV | 3.3V 4K x36 x2 Bidirectional Synchronous FIFO w/ Bus Matching(3.3V 4K x36 x2 雙向同步先進(jìn)先出帶總線匹配) |
| CY7C43644AV | 3.3V 1Kx36 x2 Bidirectional Synchronous FIFO w/ Bus Matching(3.3V 1K x36 x2 雙向同步先進(jìn)先出帶總線匹配) |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| CY7C43663-15AC | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| CY7C43664-7AC | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| CY7C43682-15AC | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| CY7C43683-10AI | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| CY7C43683AV-15AC | 制造商:Cypress Semiconductor 功能描述:FIFO Mem Sync Dual Depth/Width Uni-Dir 16K x 36 128-Pin TQFP 制造商:Rochester Electronics LLC 功能描述:3.3V SYNC FIFO W/BUS MATCHING 16K X36 (NOT IDT COMPAT) - Bulk |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。