- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄366616 > C3ENPA1-DS 5.0 or 3.3V, 256Kbit (32Kbit x 8) ZEROPOWER® SRAM PDF資料下載
參數(shù)資料
| 型號： | C3ENPA1-DS |
| 英文描述： | 5.0 or 3.3V, 256Kbit (32Kbit x 8) ZEROPOWER® SRAM |
| 中文描述： | ? - 3E的網(wǎng)絡(luò)處理器的數(shù)據(jù)資料硅修訂格A1 |
| 文件頁數(shù)： | 52/114頁 |
| 文件大?。?/td> | 1893K |
| 代理商： | C3ENPA1-DS |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁當(dāng)前第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁
52
CHAPTER 2: SIGNAL DESCRIPTIONS
C3ENPA1-DS/D REV 03
MOTOROLA GENERAL BUSINESS INFORMATION
MRASX
A23
1
LVTTL
O
PD
Command Outputs: MRASX, MCASX, MWEX and
MCSX define the command being entered. MCSX
is considered part of the command code.
MWEX
A22
1
LVTTL
O
PD
Command Outputs: MRASX, MCASX, MWEX and
MCSX define the command being entered. MCSX
is considered part of the command code.
MCSX
A25
1
LVTTL
O
PD
Chip Select: MCSX enables (registered LOW) and
disables (registered HIGH) the command decoder.
All commands are masked when MCSX is
registered HIGH. MCSX provides the external bank
selection on systems with multiple banks. MCSX is
considered part of the command code.
MDQM
MDQML
A20
A21
1
1
LVTTL
LVTTL
O
PD
O
PD
Input/Output Mask: MDQM is an input mask
signal for write accesses and an output enable
signal for read accesses. Input data is masked
when MDQM is sampled HIGH during a WRITE
cycle. The output buffers are placed in a high Z
state (two-clock latency) when MDQM is sampled
HIGH during the READ cycle.
NOTE: MDQML is an identical copy of MDQM
used to drive the loading on SDRAM
configurations with 2 DQM pins.
MDCLK
A26
1
LVTTL
I
PD
Clock: MDCLK is driven by the system clock. All
SDRAM input signals are sampled on the positive
edge of the MDCLK. MDCLK also increments the
internal burst counter and controls the output
registers.
TOTAL PINS
160
Table 22
BMU SDRAM Interface Signals (continued)
SIGNAL NAME
PIN #
TOTAL
TYPE
I/O
SIGNAL DESCRIPTION
F
n
.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| C3ENPB0-DS | 4 Mbit (512 Kbit x 8) ZEROPOWER® SRAM |
| C3F189AD | 4 Mbit (512 Kbit x 8) ZEROPOWER® SRAM |
| C3GD | 5V, 64Kbit (8Kbit x 8) ZEROPOWER® SRAM |
| C5GDS | 4-BIT MAGNITUDE COMPARATOR |
| C5RDL | 8-INPUT NAND/AND GATE |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| C3ENPB0-DS | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:C-3e Network Processor Data Sheet Silicon Revision B0 |
| C3F | 功能描述:XLR 連接器 3 PIN FEMALE RECEPT RoHS:否 制造商:Neutrik 標準:Standard XLR 產(chǎn)品類型:Connectors 型式:Female 位置/觸點數(shù)量:3 端接類型:Solder 安裝風(fēng)格:Cable 方向:Vertical |
| C3F002KBS | 制造商:Hammond Power Solutions 功能描述:TRANSFORMER, DISTRIBUTION , ENCAPSULATED, 480V IN, 208Y/120V OUT, 2KVA |
| C3F002KDS | 制造商:Hammond Power Solutions 功能描述:POTTED N3R 3PH CU 2kVA 480-240 |
| C3F003DKS | 制造商:Hammond Power Solutions 功能描述:TRANSFORMER, N3R 3PH 3KVA 240-480Y/277 |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。