參數(shù)資料
型號(hào)： AD9992BBCZ
廠商： Analog Devices Inc
文件頁(yè)數(shù)： 77/92頁(yè)
文件大?。?/td> 0K
描述： IC CCD SGNL PROC 12BIT 105CSPBGA
產(chǎn)品變化通告： AD9992 Discontinuation 22/Feb/2012
標(biāo)準(zhǔn)包裝： 1
類型： CCD 信號(hào)處理器，12 位
輸入類型： 邏輯
輸出類型： 邏輯
接口： 3 線串口
電流 - 電源： 27mA
安裝類型： 表面貼裝
封裝/外殼： 105-LFBGA，CSPBGA
供應(yīng)商設(shè)備封裝： 105-CSPBGA（8x8）
包裝： 托盤
AD9992
Rev. C | Page 79 of 92
Address
Data Bits
Default
Value
Update
Type
Mnemonic
Description
[6:4]
1
H2DRV
H2 drive strength (same range as H1DRV).
[10:8]
1
H3DRV
H3 drive strength (same range as H1DRV).
[14:12]
1
H4DRV
H4 drive strength (same range as H1DRV).
[18:16]
1
HLDRV
HL drive strength (same range as H1DRV).
[22:20]
1
RGDRV
RG drive strength (same range as H1DRV).
0x36
[2:0]
1
SCK
H5DRV
H5 drive strength (same range as H1DRV).
[6:4]
1
H6DRV
H6 drive strength (same range as H1DRV).
[10:8]
1
H7DRV
H7 drive strength (same range as H1DRV).
[14:12]
1
H8DRV
H8 drive strength (same range as H1DRV).
0x37
[5:0]
0
SCK
SHDLOC
SHD sampling edge location.
[11:6]
20
SHPLOC
SHP sampling edge location.
[17:12]
10
SHPWIDTH
SHP width (controls input dc restore switch active time).
0x38
[5:0]
0
SCK
DOUTPHASEP
DOUT phase control, positive edge. Specifies location of
DOUT.
[11:6]
20
DOUTPHASEN
DOUT phase control, negative edge. Always set to
DOUTPHASEP plus 32 edges to maintain 50% duty cycle of
internal DOUTPHASE clocking.
[12]
0
DCLKMODE
DCLK mode. 0: DCLK tracks DOUT; 1: DCLK phase is fixed.
[14:13]
0
DOUTDELAY
Data output delay (tOD) with respect to DCLK rising edge:
0: No delay.
1: ~3 ns.
2: ~6 ns.
3: ~9 ns.
[15]
0
DCLKINV
Invert DCLK output:
0: No inversion.
1: Inversion of DCLK.
0x39
[2:0]
7
SCK
CPHMASK
Enable H-masking during CP operation.
Table 35. Test Registers—Do Not Access
Address
Data Bits
Default
Value
Update
Type
Mnemonic
Description
0x3E to 0x4F
Test registers only. Do not access.
Table 36. Test Registers—Do Not Access
Address
Data Bits
Default
Value
Update
Type
Mnemonic
Description
0x50 to 0x6F
Test registers only. Do not access.
Table 37. Shutter and GPO Registers
Address
Data Bits
Default
Value
Update
Type
Mnemonic
Description
0x70
[2:0]
0
VD
PRIMARY_ACTION
Selects action for primary and secondary counters.
[5:3]
0
SECOND_ACTION
0: Idle (do nothing) autoreset on VD.
1: Activate counter (primary: auto exposure/readout).
2: RapidShot, wrap/repeat counter.
3: ShotTimer, delay start of count.
4: ShotTimer with RapidShot.
5: SLR exposure (manual).
6: SLR read (manual).
7: Force to idle.
相關(guān)PDF資料
PDF描述
VI-JN3-IY-F1 CONVERTER MOD DC/DC 24V 50W
VI-JN2-IZ-B1 CONVERTER MOD DC/DC 15V 25W
VI-JN2-IY-F4 CONVERTER MOD DC/DC 15V 50W
VI-JN2-IY-F3 CONVERTER MOD DC/DC 15V 50W
AD22050NZ IC AMP DIFF SGL SUPPLY 8-DIP
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
AD9992BBCZRL 功能描述:IC CCD SGNL PROC 12BIT 105CSPBGA RoHS:是 類別:集成電路 (IC) >> 接口 - 傳感器和探測(cè)器接口 系列:- 其它有關(guān)文件:Automotive Product Guide 產(chǎn)品培訓(xùn)模塊:Lead (SnPb) Finish for COTS Obsolescence Mitigation Program 標(biāo)準(zhǔn)包裝:74 系列:- 類型:觸控式傳感器 輸入類型:數(shù)字 輸出類型:數(shù)字 接口:JTAG，串行 電流 - 電源:100µA 安裝類型:表面貼裝 封裝/外殼:20-TSSOP（0.173"，4.40mm 寬） 供應(yīng)商設(shè)備封裝:20-TSSOP 包裝:管件
AD9993BBCZ 功能描述:IC MIXED-SIGNAL FRONT END 196BGA 制造商:analog devices inc. 系列:- 包裝:托盤 零件狀態(tài):在售 類型:ADC，DAC 輸入類型:LVDS 輸出類型:LVDS 接口:SPI 電流 - 電源:- 工作溫度:- 安裝類型:表面貼裝 封裝/外殼:196-LFBGA，CSPBGA 供應(yīng)商器件封裝:196-CSPBGA（12x12） 標(biāo)準(zhǔn)包裝:1
AD9993BBCZRL 功能描述:IC MIXED-SIGNAL FRONT END 196BGA 制造商:analog devices inc. 系列:- 包裝:帶卷（TR） 零件狀態(tài):在售 類型:ADC，DAC 輸入類型:LVDS 輸出類型:LVDS 接口:SPI 電流 - 電源:- 工作溫度:- 安裝類型:表面貼裝 封裝/外殼:196-LFBGA，CSPBGA 供應(yīng)商器件封裝:196-CSPBGA（12x12） 標(biāo)準(zhǔn)包裝:1,500
AD9993-EBZ 功能描述:EVAL BOARD MXFE AD9993 制造商:analog devices inc. 系列:* 零件狀態(tài):在售 標(biāo)準(zhǔn)包裝:1
AD9994 制造商:AD 制造商全稱:Analog Devices 功能描述:12-Bit CCD Signal Processor with Precision Timing Generator
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*