參數(shù)資料
型號： AD9148BBCZRL
廠商： Analog Devices Inc
文件頁數(shù)： 65/72頁
文件大?。?/td> 0K
描述： IC DAC 16BIT QD 1GSPS 196CSPBGA
標準包裝： 1,500
系列： TxDAC+®
設置時間： 20ns
位數(shù)： 16
數(shù)據(jù)接口： 串行，SPI?
轉(zhuǎn)換器數(shù)目： 4
電壓電源： 模擬和數(shù)字
功率耗散（最大）： 2.22W
工作溫度： -40°C ~ 85°C
安裝類型： 表面貼裝
封裝/外殼： 196-LFBGA，CSPBGA
供應商設備封裝： 196-CSPBGA（12x12）
包裝： 帶卷 (TR)
輸出數(shù)目和類型： 8 電流，單極
采樣率（每秒）： 1G
AD9148
Data Sheet
Rev. B | Page 68 of 72
EXAMPLE START-UP ROUTINE
To ensure reliable start-up of the AD9148, certain sequences
should be followed. An example start-up routine using the
following device configuration is used for this example.
fDATA = 122.88 MSPS
Interpolation = 4×, using HB1 = ’00’ and HB2 = ’000’
Input data = baseband data
Dual port mode with 1 DCI
fOUT = 140 MHz
fREFCLK = 122.88 MHz
PLL = enabled
Fine NCO = enabled
Inverse sinc filter = disabled
Synchronization = enabled
DERIVED PLL SETTINGS
The following PLL settings can be derived from the device
configuration:
fDACCLK = fDATA × Interpolation = 491.52 MHz
fVCO = 4 × fDACCLK = 1966.08 MHz (1 GHz < fVCO < 2 GHz)
N1 = fDACCLK/fREFCLK = 4
N0 = fVCO/fDACCLK = 4
DERIVED NCO SETTINGS
The following NCO settings can be derived from the device
configuration:
fOUT = 140 MHz
fDACCLK = fDATA × Interpolation = 491.52 MHz
FTW = 140/(491.52) × 232 = 0x48, EAAAAA
START-UP SEQUENCE
The power clock and register write sequencing for reliable device
start-up follows:
Power up the device (no specific power supply sequence is
required)
Apply a stable REFCLK input signal.
Apply a stable DCI input signal.
Issue a hardware reset (optional)
Configure device registers with the following write
sequence:
0x0C → 0xC9
0x0D → 0xD9
0x0A → 0xC0
0x0A → 0x80
0x10 → 0x48
0x14 → 0x40
0x17 → 0x08
0x17 → 0x00
0x19 → 0x08
0x19 → 0x00
0x1C → 0x40
0x1D → 0x00
0x1E → 0x01
0x54 → 0xAA
0x55 → 0xAA
0x56 → 0xEA
0x57 → 0x48
0x5A → 0x01
0x5A → 0x00
DEVICE VERIFICATION SEQUENCE
The following device polling can be conducted to verify that the
device is working properly:
Read 0x06, Expect Bit 7 = 0, Bit 6 = 1, Bit 5 = 0, Bit 4 = 1,
Bit 2 = 1
Read 0x12, Expect Bit 6 = 1
Read 0x18, Expect 0x0F (0x07 is also normal)
Read 0x1A, Expect 0x0F (0x07 is also normal)
相關PDF資料
PDF描述
VE-JTK-MW-S CONVERTER MOD DC/DC 40V 100W
AD5372BSTZ-REEL IC DAC 16BIT 32CH SER 64-LQFP
VE-JTJ-MW-S CONVERTER MOD DC/DC 36V 100W
VE-JTH-MW-S CONVERTER MOD DC/DC 52V 100W
AD5382BSTZ-5 IC DAC 14BIT 32CH 5V 100-LQFP
相關代理商/技術參數(shù)
參數(shù)描述
AD9148BBPZ 功能描述:IC DAC 16BIT SPI/SRL 196BGA RoHS:是 類別:集成電路 (IC) >> 數(shù)據(jù)采集 - 數(shù)模轉(zhuǎn)換器 系列:TxDAC+® 標準包裝:1 系列:- 設置時間:4.5µs 位數(shù):12 數(shù)據(jù)接口:串行，SPI? 轉(zhuǎn)換器數(shù)目:1 電壓電源:單電源 功率耗散（最大）:- 工作溫度:-40°C ~ 125°C 安裝類型:表面貼裝 封裝/外殼:8-SOIC（0.154"，3.90mm 寬） 供應商設備封裝:8-SOICN 包裝:剪切帶 (CT) 輸出數(shù)目和類型:1 電壓，單極；1 電壓，雙極 采樣率（每秒）:* 其它名稱:MCP4921T-E/SNCTMCP4921T-E/SNRCTMCP4921T-E/SNRCT-ND
AD9148BBPZRL 功能描述:IC DAC 16BIT SPI/SRL 196BGA RoHS:是 類別:集成電路 (IC) >> 數(shù)據(jù)采集 - 數(shù)模轉(zhuǎn)換器 系列:TxDAC+® 產(chǎn)品培訓模塊:Lead (SnPb) Finish for COTS Obsolescence Mitigation Program 標準包裝:1,000 系列:- 設置時間:1µs 位數(shù):8 數(shù)據(jù)接口:串行 轉(zhuǎn)換器數(shù)目:8 電壓電源:雙 ± 功率耗散（最大）:941mW 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:24-SOIC（0.295"，7.50mm 寬） 供應商設備封裝:24-SOIC W 包裝:帶卷 (TR) 輸出數(shù)目和類型:8 電壓，單極 采樣率（每秒）:*
AD9148BPCZ 制造商:AD 制造商全稱:Analog Devices 功能描述:Quad 16-Bit,1 GSPS, TxDAC+ Digital-to-Analog Converter
AD9148BPCZRL 制造商:AD 制造商全稱:Analog Devices 功能描述:Quad 16-Bit,1 GSPS, TxDAC+ Digital-to-Analog Converter
AD9148-EBZ 功能描述:BOARD EVALUATION FOR AD9148 RoHS:是 類別:編程器，開發(fā)系統(tǒng) >> 評估板 - 數(shù)模轉(zhuǎn)換器 (DAC) 系列:TxDAC+® 產(chǎn)品培訓模塊:Lead (SnPb) Finish for COTS Obsolescence Mitigation Program 標準包裝:1 系列:- DAC 的數(shù)量:4 位數(shù):12 采樣率（每秒）:- 數(shù)據(jù)接口:串行，SPI? 設置時間:3µs DAC 型:電流/電壓 工作溫度:-40°C ~ 85°C 已供物品:板 已用 IC / 零件:MAX5581
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*