- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄8554 > AD9148BBCZRL (Analog Devices Inc)IC DAC 16BIT QD 1GSPS 196CSPBGA PDF資料下載
參數(shù)資料
| 型號： | AD9148BBCZRL |
| 廠商： | Analog Devices Inc |
| 文件頁數(shù)： | 41/72頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC DAC 16BIT QD 1GSPS 196CSPBGA |
| 標準包裝： | 1,500 |
| 系列： | TxDAC+® |
| 設置時間： | 20ns |
| 位數(shù)： | 16 |
| 數(shù)據(jù)接口： | 串行，SPI? |
| 轉換器數(shù)目： | 4 |
| 電壓電源： | 模擬和數(shù)字 |
| 功率耗散（最大）： | 2.22W |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 196-LFBGA，CSPBGA |
| 供應商設備封裝： | 196-CSPBGA（12x12） |
| 包裝： | 帶卷 (TR) |
| 輸出數(shù)目和類型： | 8 電流，單極 |
| 采樣率（每秒）： | 1G |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁當前第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁
AD9148
Data Sheet
Rev. B | Page 46 of 72
The following procedure outlines the steps required to synchronize
multiple devices. The procedure assumes that the REFCLK/SYNC
signal is applied to all of the devices and the PLL of each device
is phase locked to it. Each individual device must follow this
procedure.
The procedure for synchronization when using the PLL follows:
1. Configure for data rate, periodic synchronization by writing
0xC0 to the sync control register (Register 0x10).
2. Read the sync status register (Register 0x12) and verify that
the sync locked bit (Bit 6) is set high indicating that the device
achieved back-end synchronization and that the sync lost
bit (Bit 7) is low. These levels indicate that the clocks are
running with a constant and known phase relative to the
sync signal.
3. Reset the FIFO by strobing the FRAME signal high for at
least the time interval needed to load complete data to the
four DACs. Resetting the FIFO ensures that the correct data is
being read from the FIFO. This completes the synchronization
procedure, and at this stage, all devices should be synchronized.
To maintain synchronization, the skew between REFCLK/SYNC
signals of the devices must be less than tSKEW nanoseconds. There
is also a setup and hold time to be observed between the DCI and
data of each device and the REFCLK/SYNC signal. When resetting
the FIFO, the FRAME signal must be held high for at least the
time interval needed to load complete data to the four DACs
(one DCI period for dual-port mode and two DCI periods for
single-port or byte mode). A timing diagram of the input signals is
shown in Figure 54.
The example in Figure 54 shows a REFCLK/SYNC frequency equal
to the data rate. Whereas this is the most common situation, it is not
strictly required for proper synchronization. Any REFCLK/SYNC
frequency that satisfies the following equations is acceptable:
fSYNC = fDACCLK/2N and fSYNC ≤ fDATA
where N = 1, 2, 3, or 4.
For example, a configuration with 4× interpolation and clock
frequencies of fVCO = 1600 MHz, fDACCLK = 800 MHz, and
fDATA = 200 MHz, fSYNC = 100 MHz would be a viable solution.
REFCLK(1)
REFCLK(2)
DCI(2)
FRAME(2)
tSKEW
tSU_DCI
tH_DCI
08910-
053
Figure 54. Timing Diagram Required for Synchronizing Two Devices
相關PDF資料 |
PDF描述 |
|---|---|
| VE-JTK-MW-S | CONVERTER MOD DC/DC 40V 100W |
| AD5372BSTZ-REEL | IC DAC 16BIT 32CH SER 64-LQFP |
| VE-JTJ-MW-S | CONVERTER MOD DC/DC 36V 100W |
| VE-JTH-MW-S | CONVERTER MOD DC/DC 52V 100W |
| AD5382BSTZ-5 | IC DAC 14BIT 32CH 5V 100-LQFP |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| AD9148BBPZ | 功能描述:IC DAC 16BIT SPI/SRL 196BGA RoHS:是 類別:集成電路 (IC) >> 數(shù)據(jù)采集 - 數(shù)模轉換器 系列:TxDAC+® 標準包裝:1 系列:- 設置時間:4.5µs 位數(shù):12 數(shù)據(jù)接口:串行，SPI? 轉換器數(shù)目:1 電壓電源:單電源 功率耗散（最大）:- 工作溫度:-40°C ~ 125°C 安裝類型:表面貼裝 封裝/外殼:8-SOIC（0.154"，3.90mm 寬） 供應商設備封裝:8-SOICN 包裝:剪切帶 (CT) 輸出數(shù)目和類型:1 電壓，單極；1 電壓，雙極 采樣率（每秒）:* 其它名稱:MCP4921T-E/SNCTMCP4921T-E/SNRCTMCP4921T-E/SNRCT-ND |
| AD9148BBPZRL | 功能描述:IC DAC 16BIT SPI/SRL 196BGA RoHS:是 類別:集成電路 (IC) >> 數(shù)據(jù)采集 - 數(shù)模轉換器 系列:TxDAC+® 產(chǎn)品培訓模塊:Lead (SnPb) Finish for COTS Obsolescence Mitigation Program 標準包裝:1,000 系列:- 設置時間:1µs 位數(shù):8 數(shù)據(jù)接口:串行 轉換器數(shù)目:8 電壓電源:雙 ± 功率耗散（最大）:941mW 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:24-SOIC（0.295"，7.50mm 寬） 供應商設備封裝:24-SOIC W 包裝:帶卷 (TR) 輸出數(shù)目和類型:8 電壓，單極 采樣率（每秒）:* |
| AD9148BPCZ | 制造商:AD 制造商全稱:Analog Devices 功能描述:Quad 16-Bit,1 GSPS, TxDAC+ Digital-to-Analog Converter |
| AD9148BPCZRL | 制造商:AD 制造商全稱:Analog Devices 功能描述:Quad 16-Bit,1 GSPS, TxDAC+ Digital-to-Analog Converter |
| AD9148-EBZ | 功能描述:BOARD EVALUATION FOR AD9148 RoHS:是 類別:編程器，開發(fā)系統(tǒng) >> 評估板 - 數(shù)模轉換器 (DAC) 系列:TxDAC+® 產(chǎn)品培訓模塊:Lead (SnPb) Finish for COTS Obsolescence Mitigation Program 標準包裝:1 系列:- DAC 的數(shù)量:4 位數(shù):12 采樣率（每秒）:- 數(shù)據(jù)接口:串行，SPI? 設置時間:3µs DAC 型:電流/電壓 工作溫度:-40°C ~ 85°C 已供物品:板 已用 IC / 零件:MAX5581 |
發(fā)布緊急采購，3分鐘左右您將得到回復。