- 您現(xiàn)在的位置：買賣IC網 > PDF目錄373787 > ZL50418GKC (Zarlink Semiconductor Inc.) Managed 16-Port 10/100 M + 2-Port 1 G Ethernet Switch PDF資料下載
參數資料
| 型號： | ZL50418GKC |
| 廠商： | Zarlink Semiconductor Inc. |
| 英文描述： | Managed 16-Port 10/100 M + 2-Port 1 G Ethernet Switch |
| 中文描述： | 管理16端口10/100平方米端口1個G以太網交換機 |
| 文件頁數： | 105/163頁 |
| 文件大?。?/td> | 2122K |
| 代理商： | ZL50418GKC |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁當前第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁
ZL50418
Data Sheet
105
Zarlink Semiconductor Inc.
14.10.11 DEVICE Mode
CPU Address:h60a
Accessed by CPU and serial interface (R/W)
Bit [1:0]:Reserved. Must be set to ‘0’ (Default 0)
Bit [2]: Support <= 1536 frames
0: <= 1518 bytes (<= 1522 bytes with VLAN tag) (Default)
1: <= 1536 bytes
Bit [7:3]:Reserved. Must be set to ‘0’ (Default 0)
14.10.12 CHECKSUM - EEPROM Checksum
I
2
C Address FF, CPU Address:h60b
Accessed by CPU, serial interface and I
2
C (R/W)
This register is used in unmanaged mode only. Before requesting that the ZL50418 updates the EEPROM device,
the correct checksum needs to be calculated and written into this checksum register. The checksum formula is
When the ZL50418 boots from the EEPROM the checksum is calculated and the value must be zero. If the
checksum is not zeroed the ZL50418 does not start and pin CHECKSUM_OK is set to zero.
14.11 (Group 7 Address) Port Mirroring Group
14.11.1 MIRROR1_SRC – Port Mirror source port
CPU Address 700
Accessed by CPU and serial interface (R/W) (Default 7F)
Bit [7:0]:
(Default 0)
FF
Σ
i
2
C register = 0
i = 0
7
6
5
4
0
I/O
Src Port Select
Bit [4:0]:
Source port to be mirrored. Use illegal port number to disable mirroring
Bit [5]:
1 – select ingress data
0 – select egress data
Bit [6]:
Reserved
Bit [7]:
Reserved must be set to '1'
相關PDF資料 |
PDF描述 |
|---|---|
| ZL60101 | 12 x 2.7 Gbps Parallel Fiber Optic Link Transmitter and Receiver |
| ZL60101MJD | 12 x 2.7 Gbps Parallel Fiber Optic Link Transmitter and Receiver |
| ZL60102 | 12 x 2.7 Gbps Parallel Fiber Optic Link Transmitter and Receiver |
| ZL60102MJD | 12 x 2.7 Gbps Parallel Fiber Optic Link Transmitter and Receiver |
| ZL60212 | 880 nm High-Performance Single-chip DUPLEX |
相關代理商/技術參數 |
參數描述 |
|---|---|
| ZL51B | 制造商:YEASHIN 制造商全稱:YEASHIN 功能描述:500 mW DO-35 Hermetically Sealed Glass Zener Voltage Regulators |
| ZL56B | 制造商:YEASHIN 制造商全稱:YEASHIN 功能描述:500 mW DO-35 Hermetically Sealed Glass Zener Voltage Regulators |
| ZL5V1B | 制造商:YEASHIN 制造商全稱:YEASHIN 功能描述:500 mW DO-35 Hermetically Sealed Glass Zener Voltage Regulators |
| ZL5V6B | 制造商:YEASHIN 制造商全稱:YEASHIN 功能描述:500 mW DO-35 Hermetically Sealed Glass Zener Voltage Regulators |
| ZL60001 | 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:High speed 2.5 Gbps 850 nm VCSEL |
發(fā)布緊急采購，3分鐘左右您將得到回復。