- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄4208 > XCV812E-6FG900C (Xilinx Inc)IC FPGA 1.8V C-TEMP 900-FBGA PDF資料下載
參數(shù)資料
| 型號(hào)： | XCV812E-6FG900C |
| 廠商： | Xilinx Inc |
| 文件頁(yè)數(shù)： | 80/118頁(yè) |
| 文件大?。?/td> | 0K |
| 描述： | IC FPGA 1.8V C-TEMP 900-FBGA |
| 產(chǎn)品變化通告： | FPGA Family Discontinuation 18/Apr/2011 |
| 標(biāo)準(zhǔn)包裝： | 1 |
| 系列： | Virtex®-E EM |
| LAB/CLB數(shù)： | 4704 |
| 邏輯元件/單元數(shù)： | 21168 |
| RAM 位總計(jì)： | 1146880 |
| 輸入/輸出數(shù)： | 556 |
| 門數(shù)： | 254016 |
| 電源電壓： | 1.71 V ~ 1.89 V |
| 安裝類型： | 表面貼裝 |
| 工作溫度： | 0°C ~ 85°C |
| 封裝/外殼： | 900-BBGA |
| 供應(yīng)商設(shè)備封裝： | 900-FBGA |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)當(dāng)前第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)
Virtex-E 1.8 V Extended Memory Field Programmable Gate Arrays
Module 3 of 4
DS025-3 (v3.0) March 21, 2014
8
R
— OBSOLETE — OBSOLETE — OBSOLETE — OBSOLETE —
IOB Output Switching Characteristics Standard Adjustments
Output delays terminating at a pad are specified for LVTTL with 12 mA drive and fast slew rate. For other standards, adjust
the delays by the values shown.
Speed Grade
Units
Description
Symbol
Standard
Min
-8
-7
-6
Output Delay Adjustments
Standard-specific adjustments for
output delays terminating at pads
(based on standard capacitive load,
Csl)
TOLVTTL_S2
LVTTL, Slow, 2 mA
4.2
+14.7
ns
TOLVTTL_S4
4 mA
2.5
+7.5
ns
TOLVTTL_S6
6 mA
1.8
+4.8
ns
TOLVTTL_S8
8 mA
1.2
+3.0
ns
TOLVTTL_S12
12 mA
1.0
+1.9
ns
TOLVTTL_S16
16 mA
0.9
+1.7
ns
TOLVTTL_S24
24 mA
0.8
+1.3
ns
TOLVTTL_F2
LVTTL, Fast, 2 mA
1.9
+13.1
ns
TOLVTTL_F4
4 mA
0.7
+5.3
ns
TOLVTTL_F6
6 mA
0.20
+3.1
ns
TOLVTTL_F8
8 mA
0.10
+1.0
ns
TOLVTTL_F12
12 mA
0.0
ns
TOLVTTL_F16
16 mA
–0.10
–0.05
ns
TOLVTTL_F24
24 mA
–0.10
–0.20
ns
TOLVCMOS_2
LVCMOS2
0.10
+0.09
ns
TOLVCMOS_18
LVCMOS18
0.10
+0.7
ns
TOLVDS
LVDS
–0.39
–1.2
ns
TOLVPECL
LVPECL
–0.20
–0.41
ns
TOPCI33_3
PCI, 33 MHz, 3.3 V
0.50
+2.3
ns
TOPCI66_3
PCI, 66 MHz, 3.3 V
0.10
–0.41
ns
TOGTL
GTL
0.6
+0.49
ns
TOGTLP
GTL+
0.7
+0.8
ns
TOHSTL_I
HSTL I
0.10
–0.51
ns
TOHSTL_IIII
HSTL III
–0.10
–0.91
ns
TOHSTL_IV
HSTL IV
–0.20
–1.01
ns
TOSSTL2_I
SSTL2 I
–0.10
–0.51
ns
TOSSTL2_II
SSTL2 II
–0.20
–0.91
ns
TOSSTL3_I
SSTL3 I
–0.20
–0.51
ns
TOSSTL3_II
SSTL3 II
–0.30
–1.01
ns
TOCTT
CTT
0.0
–0.61
ns
TOAGP
AGP
–0.1
–0.91
ns
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| RCB106DHAR-S621 | EDGECARD 212POS DIP R/A .050 SLD |
| XC6VLX240T-1FFG1759C | IC FPGA VIRTEX 6 241K 1759FFGBGA |
| ACC65DRXN | CONN EDGECARD 130PS .100 DIP SLD |
| RMC65DRYI-S734 | CONN EDGECARD 130PS DIP .100 SLD |
| XC4VSX55-10FF1148I | IC FPGA VIRTEX-4SX 1148FFBGA |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| XCV812E-6FG900I | 制造商:XILINX 制造商全稱:XILINX 功能描述:Virtex-E 1.8 V Extended Memory Field Programmable Gate Arrays |
| XCV812E-7BG404C | 制造商:XILINX 制造商全稱:XILINX 功能描述:Virtex-E 1.8 V Extended Memory Field Programmable Gate Arrays |
| XCV812E-7BG404I | 制造商:XILINX 制造商全稱:XILINX 功能描述:Virtex-E 1.8 V Extended Memory Field Programmable Gate Arrays |
| XCV812E-7BG556C | 制造商:XILINX 制造商全稱:XILINX 功能描述:Virtex-E 1.8 V Extended Memory Field Programmable Gate Arrays |
| XCV812E-7BG556I | 制造商:XILINX 制造商全稱:XILINX 功能描述:Virtex-E 1.8 V Extended Memory Field Programmable Gate Arrays |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。