- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄16394 > VOICE-RECORD-RD (Silicon Laboratories Inc)KIT REF DESIGN VOICE RECORD F41X PDF資料下載
參數(shù)資料
| 型號： | VOICE-RECORD-RD |
| 廠商： | Silicon Laboratories Inc |
| 文件頁數(shù)： | 239/270頁 |
| 文件大?。?/td> | 0K |
| 描述： | KIT REF DESIGN VOICE RECORD F41X |
| 標準包裝： | 1 |
| 主要目的： | 音頻，語音錄制/回放 |
| 嵌入式： | 是，MCU，8 位 |
| 已用 IC / 零件： | C8051F411-GM |
| 主要屬性： | MCU，87 秒，8 kHz， |
| 次要屬性： | 需要 Keil 編譯器和 USB 調(diào)試適配器 |
| 已供物品： | 板，電池，CD，耳機，電源 |
| 相關(guān)產(chǎn)品： | 336-1317-ND - KIT EVAL FOR C8051F411 |
| 其它名稱： | 336-1315 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁當前第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁
C8051F410/1/2/3
70
Rev. 1.1
6.1.2. Update Output Based on Timer Overflow
The IDAC output update can be scheduled on a Timer overflow. This feature is useful in systems where the
IDAC is used to generate a waveform of a defined sampling rate, by eliminating the effects of variable
interrupt latency and instruction execution on the timing of the IDAC output. When the IDAnCM bits
(IDAnCN.[6:4]) are set to ‘000’, ‘001’, ‘010’ or ‘011’, writes to both IDAC data registers (IDAnL and IDAnH)
are held until an associated Timer overflow event (Timer 0, Timer 1, Timer 2 or Timer 3, respectively)
occurs, at which time the IDAnH:IDAnL contents are copied to the IDAC input latch, allowing the IDAC out-
put to change to the new value. When updates are scheduled based on Timer 2 or 3, updates occur on
low-byte overflows if Timer 2 or 3 is in 8-bit mode and high-byte overflows if Timer 2 or 3 is in 16-bit mode.
6.1.3. Update Output Based on CNVSTR Edge
The IDAC output can also be configured to update on a rising edge, falling edge, or both edges of the
external CNVSTR signal. When the IDAnCM bits (IDAnCN.[6:4]) are set to ‘100’, ‘101’, or ‘110’, writes to
the IDAC data registers (IDAnL and IDAnH) are held until an edge occurs on the CNVSTR input pin. The
particular setting of the IDAnCM bits determines whether the IDAC output is updated on rising, falling, or
both edges of CNVSTR. When a corresponding edge occurs, the IDAnH:IDAnL contents are copied to the
IDAC input latch, allowing the IDAC output to change to the new value.
6.2.
IDAC Output Mapping
The IDAC data word can be Left Justified or Right Justified as shown in Figure 6.2. When Left Justified, the
8 MSBs of the data word (D11-D4) are mapped to bits 7-0 of the IDAnH register and the 4 LSBs of the data
word (D3-D0) are mapped to bits 7-4 of the IDAnL register. When Right Justified, the 4 MSBs of the data
word (D11-D8) are mapped to bits 3-0 of the IDAnH register and the 8 LSBs of the data word (D7-D0) are
mapped to bits 7-0 of the IDAnL register. The IDAC data word justification is selected using the IDAnRJST
bit (IDAnCN.2).
The full-scale output current of the IDAC is selected using the IDAnOMD bits (IDAnCN[1:0]). By default,
the IDAC is set to a full-scale output current of 2 mA. The IDAnOMD bits can also be configured to provide
full-scale output currents of 0.25 mA, 0.5 mA, or 1 mA.
Left Justified Data (IDAnRJST = 0):
Right Justified Data (IDAnRJST = 1):
IDAnH
IDAnL
D11
D10
D9
D8
D7
D6
D5
D4
D3
D2
D1
D0
IDAnH
IDAnL
D11
D10
D9
D8
D7
D6
D5
D4
D3
D2
D1
D0
IDAn Data Word
(D11–D0)
Output Current vs IDAnOMD bit setting
‘11’ (2 mA)
‘10’ (1 mA)
‘01’ (0.5 mA)
‘00’ (0.25 mA)
0x000
0 mA
0x001
1/4096 x 2 mA
1/4096 x 1 mA
1/4096 x 0.5 mA
1/4096 x 0.25 mA
0x800
2048/4096 x 2 mA 2048/4096 x 1 mA 2048/4096 x 0.5 mA 2048/4096 x 0.25 mA
0xFFF
4095/4096 x 2 mA 4095/4096 x 1 mA 4095/4096 x 0.5 mA 4095/4096 x 0.25 mA
Figure 6.2. IDAC Data Word Mapping
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| L-15F1R8JV4E | WIREWOUND INDUCTOR 1800NH 0805 |
| HBC08DREH-S734 | CONN EDGECARD 16POS .100 EYELET |
| GBM25DCBI | CONN EDGECARD 50POS R/A .156 SLD |
| EBM25DCBD-S189 | CONN EDGECARD 50POS R/A .156 SLD |
| M3CCK-2018J | IDC CABLE - MKC20K/MC20G/MKC20K |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| VOL-0030-OR | 制造商:3M Electronic Products Division 功能描述: |
| VOL-0300 | 制造商:3M Electronic Products Division 功能描述:BLANK PORT INSERT WHITE |
| VOL-0300B | 制造商:3M Electronic Products Division 功能描述:BLANK PORT INSERT BRIGHT WHITE |
| VOL-0300BK | 制造商:3M Electronic Products Division 功能描述:BLANK PORT INSERT BLACK |
| VOL-0300G | 制造商:3M Electronic Products Division 功能描述:BLANK PORT INSERT GRAY |
發(fā)布緊急采購，3分鐘左右您將得到回復。