- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄381117 > STPC CONSUMER (意法半導體) Multimedia PC on a Chip(多媒體PC) PDF資料下載
參數(shù)資料
| 型號： | STPC CONSUMER |
| 廠商： | 意法半導體 |
| 英文描述： | Multimedia PC on a Chip(多媒體PC) |
| 中文描述： | 多媒體電腦芯片（多媒體個人電腦） |
| 文件頁數(shù)： | 11/34頁 |
| 文件大?。?/td> | 388K |
| 代理商： | STPC CONSUMER |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁當前第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁
PIN DESCRIPTION
11/34
Table 2. Definition of Signal Pins
Signal Name
Dir
Description
Qty
BASIC CLOCKS AND RESETS
PWERGD
XTALI
XTALO
HCLK
DEV_CLK
GCLK2X
DCLK
I
I
System Reset / Power good
14.3MHz Crystal Input
14.3MHz Crystal Output - External Oscillator Input
Host Clock (Test)
24MHz Peripheral Clock (floppy drive)
80MHz Graphics Clock
135MHz Dot Clock
1
1
1
1
1
1
1
I/O
O
O
I/O
I/O
MEMORY INTERFACE
MA[11:0]
RAS#[3:0]
CAS#[7:0]
MWE#
MD[63:0]
I/O
O
O
O
I/O
Memory Address
Row Address Strobe
Column Address Strobe
Write Enable
Memory Data
12
4
8
1
64
PCI INTERFACE
PCI_CLKI
PCI_CLKO
AD[31:0]
CBE[3:0]
FRAME#
TRDY#
IRDY#
STOP#
DEVSEL#
PAR
SERR#
LOCK#
PCIREQ#[2:0]
PCIGNT#[2:0]
PCI_INT[3:0]
I
33MHz PCI Input Clock
33MHz PCI Output Clock (from internal PLL)
PCI Address / Data
Bus Commands / Byte Enables
Cycle Frame
Target Ready
Initiator Ready
Stop Transaction
Device Select
Parity Signal Transactions
System Error
PCI Lock
PCI Request
PCI Grant
PCI Interrupt Request
1
1
O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
O
I
I
O
I
32
4
1
1
1
1
1
1
1
1
3
3
4
ISA AND IDE COMBINED ADDRESS/DATA
LA[23:22] / SCS3#,SCS1#
LA[21:20] / PCS3#,PCS1#
LA[19:17] / DA[2:0]
RMRTCCS# / DD[15]
KBCS# / DD[14]
RTCRW# / DD[13]
RTCDS# / DD[12]
SA[19:8] / DD[11:0]
SA[7:0]
SD[15:0]
I/O
I/O
O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
Unlatched Address (ISA) / Secondary Chip Select (IDE)
Unlatched Address (ISA) / Primary Chip Select (IDE)
Unlatched Address (ISA) / Address (IDE)
ROM/RTC Chip Select / Data Bus bit 15 (IDE)
Keyboard Chip Select / Data Bus bit 14 (IDE)
RTC Read/Write / Data Bus bit 13 (IDE)
RTC Data Strobe / Data Bus bit 12 (IDE)
Latched Address (ISA) / Data Bus (IDE)
Latched Address (IDE)
Data Bus (ISA)
2
2
3
1
1
1
1
16
4
16
ISA/IDE COMBINED CONTROL
IOCHRDY / DIORDY
I/O
I/O Channel Ready (ISA) - Busy/Ready (IDE)
1
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| STPC12GDYC | LOW PASS FILTER TO 5 GHZ, 20DB REJ |
| STPC12GEYC | X86 Core PC Compatible System-on-Chip for Terminals |
| STPC12GEYI | X86 Core PC Compatible System-on-Chip for Terminals |
| STPCI2GDY | X86 Core PC Compatible System-on-Chip for Terminals |
| STPCI2HEYC | X86 Core PC Compatible System-on-Chip for Terminals |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| STPCCONSUMER-II | 制造商:STMICROELECTRONICS 制造商全稱:STMicroelectronics 功能描述:X86 Core PC Compatible Information Appliance System-on-Chip |
| STPCCONSUMER-S | 制造商:STMICROELECTRONICS 制造商全稱:STMicroelectronics 功能描述:PC Compatible Embeded Microprocessor |
| STPCD01 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:STPC CLIENT DATASHEET / PC COMPATIBLE EMBEDED MICROPROCESSOR |
| STPCD0110BTC3 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:32-Bit Microprocessor |
| STPCD0112BTC3 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:32-Bit Microprocessor |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。