- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄9577 > SI5324D-C-GMR (Silicon Laboratories Inc)IC CLOCK MULT 2KHZ-150MHZ 36VQFN PDF資料下載
參數(shù)資料
| 型號(hào)： | SI5324D-C-GMR |
| 廠商： | Silicon Laboratories Inc |
| 文件頁(yè)數(shù)： | 57/72頁(yè) |
| 文件大小： | 0K |
| 描述： | IC CLOCK MULT 2KHZ-150MHZ 36VQFN |
| 標(biāo)準(zhǔn)包裝： | 250 |
| 系列： | DSPLL® |
| 類型： | 時(shí)鐘/頻率倍增器，抖動(dòng)衰減器，多路復(fù)用器 |
| PLL： | 是 |
| 主要目的： | 以太網(wǎng)（WAN），SONET/SDH/STM，視頻 |
| 輸入： | 時(shí)鐘 |
| 輸出： | CML，CMOS，LVDS，LVPECL |
| 電路數(shù)： | 1 |
| 比率 - 輸入:輸出： | 2:2 |
| 差分 - 輸入:輸出： | 是/是 |
| 頻率 - 最大： | 150MHz |
| 電源電壓： | 1.71 V ~ 3.63 V |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 36-VFQFN 裸露焊盤 |
| 供應(yīng)商設(shè)備封裝： | 36-QFN（6x6） |
| 包裝： | 帶卷 (TR) |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)當(dāng)前第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)
Si5324
60
Rev. 1.1
6. Pin Descriptions
Pin #
Pin Name I/O Signal Level
Description
1
RST
ILVCMOS
External Reset.
Active low input that performs external hardware reset of device.
Resets all internal logic to a known state and forces the device reg-
isters to their default value. Clock outputs are disabled during reset.
The part must be programmed after a reset or power-on to get a
clock output. See Family Reference Manual for details.
This pin has a weak pull-up.
2, 9, 14,
30, 33
NC
No Connection.
Leave floating. Make no external connections to this pin for normal
operation.
3
INT_C1B
O
LVCMOS
Interrupt/CKIN1 Invalid Indicator.
This pin functions as a device interrupt output or an alarm output for
CKIN1. If used as an interrupt output,
INT_PIN must be set to 1. The
pin functions as a maskable interrupt output with active polarity con-
trolled by the
INT_POL register bit.
If used as an alarm output, the pin functions as a LOS (and option-
ally FOS) alarm indicator for CKIN1. Set
CK1_BAD_PIN = 1 and
INT_PIN =0.
0 = CKIN1 present.
1 = LOS (FOS) on CKIN1.
The active polarity is controlled by
CK_BAD_POL. If no function is
selected, the pin tristates.
Note: Internal register names are indicated by underlined italics, e.g., INT_PIN. See Si5324 Register Map.
1
2
3
29
30
31
32
33
34
35
36
20
21
22
23
24
25
26
27
10 11 12 13 14 15 16 17
4
5
6
7
8
NC
RST
C2B
INT_C1B
GND
VDD
XA
VD
D
RATE0
CK
IN
2+
CK
IN
2–
NC
RATE1
CK
IN
1+
CK
IN
1–
CS_CA
SCL
SDA_SDO
A1
A2_SS
SDI
CKOU
T1–
NC
GND
VDD
NC
CKOU
T
2–
CKOU
T
2+
CM
OD
E
GND
Pad
A0
GND
9
18
19
28
XB
LO
L
GND
CK
O
U
T1+
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| VI-BWR-MW-F3 | CONVERTER MOD DC/DC 7.5V 100W |
| VE-BNP-MY-S | CONVERTER MOD DC/DC 13.8V 50W |
| VE-BNN-MY-S | CONVERTER MOD DC/DC 18.5V 50W |
| SI5319C-C-GMR | IC CLOCK MULT/ATTENUATOR 36QFN |
| EL1517BIYEZ | IC LINE DRIVER XDSL DIFF 10HMSOP |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| SI5324E-C-GM | 制造商:Silicon Laboratories Inc 功能描述:ANYRATE PRECISION CLOCK - Trays |
| Si5324-EVB | 功能描述:時(shí)鐘和定時(shí)器開發(fā)工具 Si5324 Evaluation Board RoHS:否 制造商:Texas Instruments 產(chǎn)品:Evaluation Modules 類型:Clock Conditioners 工具用于評(píng)估:LMK04100B 頻率:122.8 MHz 工作電源電壓:3.3 V |
| SI5325 | 制造商:SILABS 制造商全稱:SILABS 功能描述:Pin-Controlled 1_710 MHz Jitter Cleaning Clock |
| Si5325/26-EVB | 功能描述:時(shí)鐘和定時(shí)器開發(fā)工具 Si5325/Si5326 EVAL BOARD RoHS:否 制造商:Texas Instruments 產(chǎn)品:Evaluation Modules 類型:Clock Conditioners 工具用于評(píng)估:LMK04100B 頻率:122.8 MHz 工作電源電壓:3.3 V |
| Si5325A-B-GM | 功能描述:鎖相環(huán) - PLL uP-PROGRAMMABE CLK MULT 10 MHZ-1.4 GHZ RoHS:否 制造商:Silicon Labs 類型:PLL Clock Multiplier 電路數(shù)量:1 最大輸入頻率:710 MHz 最小輸入頻率:0.002 MHz 輸出頻率范圍:0.002 MHz to 808 MHz 電源電壓-最大:3.63 V 電源電壓-最小:1.71 V 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 封裝 / 箱體:QFN-36 封裝:Tray |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。