- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄9577 > SI5324D-C-GMR (Silicon Laboratories Inc)IC CLOCK MULT 2KHZ-150MHZ 36VQFN PDF資料下載
參數(shù)資料
| 型號： | SI5324D-C-GMR |
| 廠商： | Silicon Laboratories Inc |
| 文件頁數(shù)： | 28/72頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC CLOCK MULT 2KHZ-150MHZ 36VQFN |
| 標(biāo)準(zhǔn)包裝： | 250 |
| 系列： | DSPLL® |
| 類型： | 時(shí)鐘/頻率倍增器，抖動(dòng)衰減器，多路復(fù)用器 |
| PLL： | 是 |
| 主要目的： | 以太網(wǎng)（WAN），SONET/SDH/STM，視頻 |
| 輸入： | 時(shí)鐘 |
| 輸出： | CML，CMOS，LVDS，LVPECL |
| 電路數(shù)： | 1 |
| 比率 - 輸入:輸出： | 2:2 |
| 差分 - 輸入:輸出： | 是/是 |
| 頻率 - 最大： | 150MHz |
| 電源電壓： | 1.71 V ~ 3.63 V |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 36-VFQFN 裸露焊盤 |
| 供應(yīng)商設(shè)備封裝： | 36-QFN（6x6） |
| 包裝： | 帶卷 (TR) |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁當(dāng)前第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁
Si5324
34
Rev. 1.1
Reset value = 0010 1100
Register 19.
Bit
D7
D6D5D4D3D2D1D0
Name
FOS_EN
FOS_THR [1:0]
VALTIME [1:0]
LOCKT [2:0]
Type
R/W
Bit
Name
Function
7FOS_EN
FOS_EN.
Frequency Offset Enable globally disables FOS. See the individual FOS enables (FOS-
x_EN, register 139).
0: FOS disable
1: FOS enabled by FOSx_EN
6:5
FOS_THR [1:0]
FOS_THR [1:0].
Frequency Offset at which FOS is declared:
00: ± 11 to 12 ppm (Stratum 3/3E compliant, with a Stratum 3/3E used for REFCLK
01: ± 48 to 49 ppm (SMC)
10: ± 30 ppm (SONET Minimum Clock (SMC), with a Stratum 3/3E used for REFCLK.
11: ± 200 ppm
4:3
VALTIME [1:0]
VALTIME [1:0].
Sets amount of time for input clock to be valid before the associated alarm is removed.
00: 2 ms
01: 100 ms
10: 200 ms
11: 13 seconds
2:0
LOCKT [2:0]
LOCKT [2:0].
Sets retrigger interval for one shot monitoring phase detector output. One shot is trig-
gered by phase slip in DSPLL. Refer to the Family Reference Manual for more details.
To minimize lock time, the value 001 for LOCKT is recommended (see “AN803: Lock and
Settling Time Considerations for Si5324/27/69/74 Any-Frequency Jitter Attenuating Clock ICs” for
additional details)
.
000: 106 ms
001: 53 ms
010: 26.5 ms
011: 13.3 ms
100: 6.6 ms
101: 3.3 ms
110: 1.66 ms
111: .833 ms
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| VI-BWR-MW-F3 | CONVERTER MOD DC/DC 7.5V 100W |
| VE-BNP-MY-S | CONVERTER MOD DC/DC 13.8V 50W |
| VE-BNN-MY-S | CONVERTER MOD DC/DC 18.5V 50W |
| SI5319C-C-GMR | IC CLOCK MULT/ATTENUATOR 36QFN |
| EL1517BIYEZ | IC LINE DRIVER XDSL DIFF 10HMSOP |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| SI5324E-C-GM | 制造商:Silicon Laboratories Inc 功能描述:ANYRATE PRECISION CLOCK - Trays |
| Si5324-EVB | 功能描述:時(shí)鐘和定時(shí)器開發(fā)工具 Si5324 Evaluation Board RoHS:否 制造商:Texas Instruments 產(chǎn)品:Evaluation Modules 類型:Clock Conditioners 工具用于評估:LMK04100B 頻率:122.8 MHz 工作電源電壓:3.3 V |
| SI5325 | 制造商:SILABS 制造商全稱:SILABS 功能描述:Pin-Controlled 1_710 MHz Jitter Cleaning Clock |
| Si5325/26-EVB | 功能描述:時(shí)鐘和定時(shí)器開發(fā)工具 Si5325/Si5326 EVAL BOARD RoHS:否 制造商:Texas Instruments 產(chǎn)品:Evaluation Modules 類型:Clock Conditioners 工具用于評估:LMK04100B 頻率:122.8 MHz 工作電源電壓:3.3 V |
| Si5325A-B-GM | 功能描述:鎖相環(huán) - PLL uP-PROGRAMMABE CLK MULT 10 MHZ-1.4 GHZ RoHS:否 制造商:Silicon Labs 類型:PLL Clock Multiplier 電路數(shù)量:1 最大輸入頻率:710 MHz 最小輸入頻率:0.002 MHz 輸出頻率范圍:0.002 MHz to 808 MHz 電源電壓-最大:3.63 V 電源電壓-最小:1.71 V 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 封裝 / 箱體:QFN-36 封裝:Tray |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。