
NXP Semiconductors
SC16C2552B
5 V, 3.3 V and 2.5 V dual UART, 5 Mbit/s (max.), with 16-byte FIFOs
NXP B.V. 2009.
All rights reserved.
For more information, please visit: http://www.nxp.com
For sales office addresses, please send an email to: salesaddresses@nxp.com
Date of release: 12 February 2009
Document identifier: SC16C2552B_3
Please be aware that important notices concerning this document and the product(s)
described herein, have been included in section ‘Legal information’.
17. Contents
1
2
3
4
5
5.1
5.2
6
6.1
6.2
6.3
6.4
6.5
6.6
6.7
7
7.1
General description. . . . . . . . . . . . . . . . . . . . . . 1
Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
Ordering information. . . . . . . . . . . . . . . . . . . . . 2
Block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . 2
Pinning information. . . . . . . . . . . . . . . . . . . . . . 3
Pinning . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3
Pin description . . . . . . . . . . . . . . . . . . . . . . . . . 3
Functional description . . . . . . . . . . . . . . . . . . . 6
UART A-B functions . . . . . . . . . . . . . . . . . . . . . 6
Internal registers. . . . . . . . . . . . . . . . . . . . . . . . 7
FIFO operation . . . . . . . . . . . . . . . . . . . . . . . . . 7
Time-out interrupts . . . . . . . . . . . . . . . . . . . . . . 7
Programmable baud rate generator . . . . . . . . . 8
DMA operation . . . . . . . . . . . . . . . . . . . . . . . . . 9
Loopback mode . . . . . . . . . . . . . . . . . . . . . . . . 9
Register descriptions . . . . . . . . . . . . . . . . . . . 11
Transmit Holding Register (THR) and Receive
Holding Register (RHR) . . . . . . . . . . . . . . . . . 12
Interrupt Enable Register (IER) . . . . . . . . . . . 12
IER versus Transmit/Receive FIFO
interrupt mode operation. . . . . . . . . . . . . . . . . 13
IER versus Receive/Transmit FIFO
polled mode operation . . . . . . . . . . . . . . . . . . 13
FIFO Control Register (FCR) . . . . . . . . . . . . . 14
DMA mode . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
Mode 0 (FCR bit 3 = 0). . . . . . . . . . . . . . . . . . 14
Mode 1 (FCR bit 3 = 1). . . . . . . . . . . . . . . . . . 14
FIFO mode . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
Interrupt Status Register (ISR) . . . . . . . . . . . . 16
Line Control Register (LCR) . . . . . . . . . . . . . . 17
Modem Control Register (MCR). . . . . . . . . . . 18
Line Status Register (LSR). . . . . . . . . . . . . . . 19
Modem Status Register (MSR). . . . . . . . . . . . 20
Scratchpad Register (SPR) . . . . . . . . . . . . . . 21
Alternate Function Register (AFR) . . . . . . . . . 21
SC16C2552B external reset condition . . . . . . 22
Limiting values. . . . . . . . . . . . . . . . . . . . . . . . . 22
Static characteristics. . . . . . . . . . . . . . . . . . . . 23
Dynamic characteristics . . . . . . . . . . . . . . . . . 24
Timing diagrams . . . . . . . . . . . . . . . . . . . . . . . 25
Package outline . . . . . . . . . . . . . . . . . . . . . . . . 31
Soldering of SMD packages . . . . . . . . . . . . . . 32
Introduction to soldering . . . . . . . . . . . . . . . . . 32
Wave and reflow soldering . . . . . . . . . . . . . . . 32
Wave soldering. . . . . . . . . . . . . . . . . . . . . . . . 32
Reflow soldering. . . . . . . . . . . . . . . . . . . . . . . 33
7.2
7.2.1
7.2.2
7.3
7.3.1
7.3.1.1
7.3.1.2
7.3.2
7.4
7.5
7.6
7.7
7.8
7.9
7.10
7.11
8
9
10
10.1
11
12
12.1
12.2
12.3
12.4
13
14
15
15.1
15.2
15.3
15.4
16
17
Abbreviations . . . . . . . . . . . . . . . . . . . . . . . . . 34
Revision history . . . . . . . . . . . . . . . . . . . . . . . 35
Legal information . . . . . . . . . . . . . . . . . . . . . . 37
Data sheet status. . . . . . . . . . . . . . . . . . . . . . 37
Definitions . . . . . . . . . . . . . . . . . . . . . . . . . . . 37
Disclaimers. . . . . . . . . . . . . . . . . . . . . . . . . . . 37
Trademarks . . . . . . . . . . . . . . . . . . . . . . . . . . 37
Contact information . . . . . . . . . . . . . . . . . . . . 37
Contents. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38