- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄98073 > SAA6703AH (NXP SEMICONDUCTORS) CRT OR FLAT PNL GRPH DSPL CTLR, PQFP160 PDF資料下載
參數(shù)資料
| 型號： | SAA6703AH |
| 廠商： | NXP SEMICONDUCTORS |
| 元件分類： | 顯示控制器 |
| 英文描述： | CRT OR FLAT PNL GRPH DSPL CTLR, PQFP160 |
| 封裝： | 28 X 28 MM, 3.40 MM HEIGHT, PLASTIC, MS-022, SOT-322-2, QFP-160 |
| 文件頁數(shù)： | 31/97頁 |
| 文件大?。?/td> | 488K |
| 代理商： | SAA6703AH |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁當前第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁
2004 Apr 01
37
Philips Semiconductors
Product specication
XGA analog input at panel controller
SAA6703AH
7.2
Device ID
The readable parameter device_id contains the IC version
code. The current version returns the code 131CH.
7.3
Initialization
The external Power-on reset is active LOW and applied to
pin RST.
Front-end, back-end and the output interface can be
switched into the reset state individually by the I2C-bus
programming using reset_fclk, reset_bclk and reset_oif at
register GC_RESET (FCH). Each domain reset is active if
the corresponding programming bit is set to logic 1.
7.4
Clock management
All clock management configuration registers are mapped
to register page 0.
A block diagram of the clock distribution is given in Fig.5.
The clock source for the decoupling FIFO is selected by
fifo_fclk. If fifo_fclk is set to logic 1, the front-end clock is
applied to the decoupling FIFO; otherwise the back-end
clock is used.
The decoupling FIFO always has to be supplied with the
clock signal of the higher clock rate.
handbook, full pagewidth
MHC279
HS_PLL
VCLK (I/O)
ADC sample
clock
front-end
clock
vclk_in_en
line_pll_phase [4:0]
back-end
clock
system
clock
configuration
clock
VS_PLL
CLK
bclk_in_en
LINE-LOCKED
PLL
configuration
signals
PHASE
SHIFT
÷4
PANEL CLOCK
PLL
configuration
signals
0
1
frontend_bclk
0
1
clk_div4
0
1
0
1
÷2
cfgclk_select
0
1
Fig.5 Clock distribution.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| SAA7157T-T | 29 MHz, VIDEO CLOCK GENERATOR, PDSO20 |
| SAA7388GP-T | 8-BIT, 50.4 MHz, MICROCONTROLLER, PQFP80 |
| SAB-C163-16F25F | 16-BIT, FLASH, 25 MHz, MICROCONTROLLER, PQFP100 |
| SAB-C165-L25F | 16-BIT, 14 MHz, MICROCONTROLLER, PQFP100 |
| SAB-C165-R25M | 16-BIT, MROM, 14 MHz, MICROCONTROLLER, PQFP100 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| SAA6712E | 制造商:PHILIPS 制造商全稱:NXP Semiconductors 功能描述:XGA RGB to TFT graphics engine |
| SAA6713AH | 制造商:PHILIPS 制造商全稱:NXP Semiconductors 功能描述:XGA analog input flat panel controller |
| SAA6713AH/V1 | 制造商:PHILIPS 制造商全稱:NXP Semiconductors 功能描述:XGA analog input flat panel controller |
| SAA6713H | 制造商:PHILIPS 制造商全稱:NXP Semiconductors 功能描述:XGA dual input flat panel controller |
| SAA6713H/V1 | 制造商:PHILIPS 制造商全稱:NXP Semiconductors 功能描述:XGA dual input flat panel controller |
發(fā)布緊急采購，3分鐘左右您將得到回復。