- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄98068 > S1C88104P0A0100 8-BIT, MROM, 8.2 MHz, MICROCONTROLLER, PBGA240 PDF資料下載
參數(shù)資料
| 型號： | S1C88104P0A0100 |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | 8-BIT, MROM, 8.2 MHz, MICROCONTROLLER, PBGA240 |
| 封裝： | VFBGA10H-216 |
| 文件頁數(shù)： | 90/211頁 |
| 文件大?。?/td> | 1802K |
| 代理商： | S1C88104P0A0100 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁當(dāng)前第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁
10
EPSON
S1C8F626 TECHNICAL MANUAL
4 INITIAL RESET
4 INITIAL RESET
Initial reset in the S1C8F626 is required in order to initialize circuits. This section of the Manual
contains a description of initial reset factors and the initial settings for internal registers, etc.
4.1 Initial Reset Factors
There are two initial reset factors for the S1C8F626
as shown below.
(1)
_________
External initial reset by the RESET terminal
(2) External initial reset by the simultaneous LOW
level input at input port terminals K00–K03
(software selectable)
Figure 4.1.1 shows the configuration of the initial
reset circuit.
The CPU and peripheral circuits are initialized by
means of initial reset factors. When the factor is
canceled, the CPU commences reset exception
processing. (See the "S1C88 Core CPU Manual".)
When this occurs, the reset exception processing
vector, Bank 0, 000000H–000001H from program
memory is read out and the program (initialization
routine) which begins at the readout address is
executed.
____________
4.1.1 RESET terminal
Initial reset can be done by externally inputting a
_________
LOW level to the RESET terminal.
_________
Be sure to maintain the RESET terminal at LOW
level for the regulation time after the power on to
assure the initial reset. (See Section 9.6, "AC
Characteristics".)
_________
The RESET terminal is equipped with a pull-up
resistor.
4.1.2 Simultaneous LOW level input at
input port terminals K00–K03
Another way of executing initial reset externally is
to input a LOW level simultaneously to the input
ports (K00–K03) selected with software. Since there
is a built-in time authorize circuit, be sure to
maintain the designated input port terminal at
LOW level for 65536/fOSC1 seconds (two seconds
when the oscillation frequency is fOSC1 = 32.768
kHz) or more to perform the initial reset by means
of this function. The combination of input ports
(K00–K03) that can be selected with software
(KEYR0–KEYR1 registers) are as follows:
Multiple key entry reset
Not use
(KEYR0–KEYR1 = 0)
K00 & K01
(KEYR0–KEYR1 = 1)
K00 & K01 & K02
(KEYR0–KEYR1 = 2)
K00 & K01 & K02 & K03 (KEYR0–KEYR1 = 3)
For instance, let's say that "K00 & K01 & K02 &
K03" is selected, when the input level at input ports
K00–K03 is simultaneously LOW, initial reset will
take place. Refer to Section 5.5, "Input Ports", for
details of the KEYR0–KEYR1 registers.
Notes: When using the multiple-key entry reset
function, make sure that the designated
input ports do not simultaneously switch to
LOW level while the system is in normal
operation.
The multiple-key entry reset function
cannot be used for power-on reset as it
must be enabled with software.
The multiple-key entry reset function
cannot be used in SLEEP mode.
OSC1
OSC2
OSC3
OSC4
RESET
VDD
fOSC1/256
fOSC3/1024
fOSC1
fOSC3
OSC1
oscillation circuit
Reset pulse
delay circuit
Divider
K00
K01
K02
K03
OSC3
oscillation circuit
Divider
Operating clock status
CPU-reset-
release clock
A
CPU reset
System reset
R
S
Q
Input port K00
Input port K01
Input port K02
Input port K03
Time
authorize
circuit
Multiple key
entry reset
control
circuit
KEYR0–1
Fig. 4.1.1 Configuration of initial reset circuit
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| S1C88317D0A0100 | MICROCONTROLLER, UUC170 |
| S1C88308D0A0100 | MICROCONTROLLER, UUC170 |
| S1C88308F0A0100 | MICROCONTROLLER, PQFP160 |
| S1C88348F | 8-BIT, MROM, 8.2 MHz, MICROCONTROLLER, PQFP16 |
| S1C88316D | 8-BIT, MROM, 8.2 MHz, MICROCONTROLLER, UUC172 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| S1C88349 | 制造商:EPSON 制造商全稱:EPSON 功能描述:8-bit Single Chip Microcomputer |
| S1C88649 | 制造商:EPSON 制造商全稱:EPSON 功能描述:8-bit Single Chip Microcomputer |
| S1C88650 | 制造商:EPSON 制造商全稱:EPSON 功能描述:8-bit Single Chip Microcomputer |
| S1C88655 | 制造商:EPSON 制造商全稱:EPSON 功能描述:8-bit Single Chip Microcomputer |
| S1C88816 | 制造商:EPSON 制造商全稱:EPSON 功能描述:8-bit Single Chip Microcomputer |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。