- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄296941 > QL6325-4PB516C (QUICKLOGIC CORP) FPGA, 1536 CLBS, 320640 GATES, PBGA516 PDF資料下載
參數(shù)資料
| 型號： | QL6325-4PB516C |
| 廠商： | QUICKLOGIC CORP |
| 元件分類： | FPGA |
| 英文描述： | FPGA, 1536 CLBS, 320640 GATES, PBGA516 |
| 封裝： | 1.27 MM PITCH, PLASTIC, BGA-516 |
| 文件頁數(shù)： | 38/38頁 |
| 文件大?。?/td> | 1093K |
| 代理商： | QL6325-4PB516C |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁當(dāng)前第38頁
2002 QuickLogic Corporation
9
QL6325 Eclipse Data Sheet Rev C
Figure 13: Eclipse Input Register Cell Timing
Table 7: Standard Input Delays
Symbol
Parameter
Value (ns)
Standard Input Delays
To get the total input delay add this delay to tISU
Min
Max
t
SID (LVTTL)
LVTTL input delay: Low Voltage TTL for 3.3 V applications
-
0.34
t
SID (LVCMOS2)
LVCMOS2 input delay: Low Voltage CMOS for 2.5 V and lower
applications
-
0.42
t
SID (GTL+)
GTL+ input delay: Gunning Transceiver Logic
-
0.68
tSID (SSTL3)
SSTL3 input delay: Stub Series Terminated Logic for 3.3 V
-
0.55
t
SID (SSTL2)
SSTL2 input delay: Stub Series Terminated Logic for 2.5 V
-
0.61
R
CLK
D
Q
tISU
tIHL
tICO
tIESU
tIEH
tIRST
E
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| QL8150-6PTN196M | FPGA, 640 CLBS, 188946 GATES, PBGA196 |
| QL8150-8PTN196C | FPGA, 640 CLBS, 188946 GATES, PBGA196 |
| QL8150-8PTN196I | FPGA, 640 CLBS, 188946 GATES, PBGA196 |
| QL8150-6PFN144C | FPGA, 640 CLBS, 188946 GATES, PQFP144 |
| QL8150-6PFN144I | FPGA, 640 CLBS, 188946 GATES, PQFP144 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| QL6325PQ208 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:ASIC |
| QL6325PT280 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:ASIC |
| QL63D5SA | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:InGaAlP Laser Diode |
| QL63F5SA | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:InGaAlP Laser Diode |
| QL63H5S-A | 制造商:ROITHNER 制造商全稱:ROITHNER 功能描述:INGaAIP Laser Diode |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。