- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄378089 > PXB4330E (INFINEON TECHNOLOGIES AG) ICs for Communications PDF資料下載
參數(shù)資料
| 型號(hào)： | PXB4330E |
| 廠商： | INFINEON TECHNOLOGIES AG |
| 英文描述： | ICs for Communications |
| 中文描述： | 通信集成電路 |
| 文件頁數(shù)： | 138/185頁 |
| 文件大?。?/td> | 2552K |
| 代理商： | PXB4330E |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁當(dāng)前第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁
3;%(
Data Sheet
5-138
04.2000
,QWHUIDFHV
The poll cycle is identical in all modes, i.e. the address lines output all addresses from 0 to 11
during one cell cycle. In one polling cycle all PHYs are polled. If the address is greater than the
number of PHYs at the device, the associated CLAVx is set to 0. The real PHY number depends
on the selected mode. The polling sequence of the next polling cycle depends on the current
transmitting PHY, e.g. if PHY5 is the current transmitter the next polling sequence is as follows:
PHY6,PHY7,...,PHY11,PHY1,PHY2,...,PHY5. In this case, PHY6 has the highest priority and
PHY5 the lowest. PHY5 is polled at byte 48 of the payload only when no other PHY is selected.
The selection of the next device also depends on the current device. If the current transmitter is
from device 2, the next polling cycle starts with the device 3 (highest priority), then device 4,
device 1 and device 2 (lowest priority).
In Level 1 mode the PHY numbers are identical to the CLAV/EN group: 0, 1, 2, 3.
It is the users responsibility to program the PHY numbers in a way that ambiguous PHY
numbers inside the ATM layer device are avoided.
The mode selection can be done independently for the PHY side and the ATM side UTOPIA
interface (see
VHFWLRQ
page 87 and
VHFWLRQ
If less than or equal to 12 PHYs are to be polled, mode 2 x 12 should only be used with the
CLAV0/EN0 pair connected. This minimizes the number of interconnection lines between the
chips.
Examples:
1.
One PHY device, e.g. a 622 Mbit/s PHY: 16-bit bus width, address lines unconnected,
RxCLAV0/RxEN0 and TxCLAV0/TxEN0 signal pairs connected, all other CLAVx/ENx pairs
unconnected (Level 1 Mode).
2.
4 PHY devices 155.52 Mbit/s PHYs: 16-bit bus width, address lines unconnected, all 4
CLAVx/ENx pairs connected, one to each PHY device.
3.
4 PHY devices of 6-fold 25.6 Mbit/s PHYs: 16-bit bus width, address and all 4 CLAVx/ENx
pairs connected, one to each PHY device (Mode 4x6, see
ILJXUH
lines are connected one-to-one to 4 PHY devices, each containing 6 PHYs of 25.6 Mbit/s.
In this example the maximum number of 24 PHYs is connected. The AOP gets 4 CLAVx
signals with each polled address. All PHY devices have the addresses 0..5 assigned to
their PHYs. Addresses greater than 5 always return CLAVx=0 when polled. In order to
distinguish the PHYs the UTOPIA interface of the AOP adds offset numbers, e.g. 6, 12 and
18 in mode 4x6, to the PHY numbers from PHY device 1, 2 and 3, respectively. Then within
the ATM layer device the PHY numbers range from 0..23 without ambiguity.
4.
4 PXB 4220 IWE8s: 8-bit bus width, address bus unconnected, all 4 CLAVx/ENx pairs
connected, one to each IWE8 (this mode requires the PXB 4350 E ALP).
page 88).
). The 4 CLAVx/ENx
7DEOH
8723,$SROOLQJPRGHV
7KHQXPEHUVLQGLFDWHWKHRIIVHWZKLFKLVDGGHGWRWKH3+<QXPEHU
0RGH[
0RGH[
0RGH[
/HYHO0RGH
EN0 / CLAV0
0
0
0
0
EN1 / CLAV1
12
8
6
0
EN2 / CLAV2
do not connect
16
12
0
EN3 / CLAV3
do not connect
do not connect
18
0
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| PXF4222 | Interworking Controller Next Generation |
| PXF4222E | Interworking Controller Next Generation |
| PXF4225E | ATM Interworking Controller |
| PXF4333 | ABM 3G ATM Buf fer Manager |
| PXF4333V11 | ABM 3G ATM Buf fer Manager |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| PXB4330EV1.1 | 制造商:Infineon Technologies AG 功能描述:SP000007503_ABM 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| PXB4330EV1.1-G | 制造商:Infineon Technologies AG 功能描述: |
| PXB4330EV2.1 | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| PXB4340E | 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:ICs for Communications |
| PXB4340EV1.1-G | 制造商:Infineon Technologies AG 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。