- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄98009 > MB86295S-PB-GS (FUJITSU LTD) GRAPHICS PROCESSOR, PBGA256 PDF資料下載
參數(shù)資料
| 型號(hào)： | MB86295S-PB-GS |
| 廠商： | FUJITSU LTD |
| 元件分類： | 圖形處理器 |
| 英文描述： | GRAPHICS PROCESSOR, PBGA256 |
| 封裝： | PLASTIC, BGA-256 |
| 文件頁數(shù)： | 251/310頁 |
| 文件大小： | 1530K |
| 代理商： | MB86295S-PB-GS |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁當(dāng)前第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁
FUJISTU LIMITED PRELIMINARY AND CONFIDENTIAL
MB86295S <Coral-LP>
37
Specification Manual Rev1.1
3.3 FIFO Transfers
Unlike Coral LQ/Coral LB there are no specific transfer mechanisms to write data into the display list
FIFO. A write to the FIFO interface occurs automatically when it is specified as a destination address
either for a PCI Slave Write or in a Burst Controller transfer. If this is not desired, and the main internal
bus should be used, then the Override FIFO Use register may be set. Under normal circumstances
there should be no need to use this feature.
As previously stated when the FIFO address is specified as the destination in the Burst Controller the
destination should not be incremented after each burst. This will not happen automatically and must
be specifically configured. In addition when writing to the FIFO using a PCI Slave Write the FIFO
address space is limited to 16 dwords (64 bytes). This means that a PCI Slave Write burst to the FIFO
must not be more than 16 dwords, otherwise data will be written to invalid locations for retries after 2
bursts of 8 dwords.
In normal mode when writing to the FIFO, data is written to the Geometry Engine FIFO from where it is
transferred either directly to the Draw Engine FIFO or to the Geometry Engine, depending on the
command. If the Geometry Engine is not in use then a direct write to the Draw Engine FIFO can be
accomplished by setting Cremson Mode (CM register).
When the burst controller is used to transfer data to the FIFO the rate of bursts us controlled using the
current FIFO status. When the FIFO is nearly full the next burst will not occur until data is processed
by the Geometry/Draw Engine. This guarantees that there will always be space for the next burst of
data. If this feature is not required then it can be disabled using the FIFO Burst Mode (FBM) r egister.
3.4 GPIO/Serial Interface
The Host Interface supports optional register mapped General Purpose IO (GPIO) and Serial Interface
functions.
3.4.1 GPIO
Depending on configuration there are up to 14 GPIO signals. 5 of these (GI0, GI1, GI2, GI3, GI4) are
inputs only. The remainder (BEN,SB,TC,BC,EE,ECS,ECK,EDI, EDO) may be either input or output. All
reset to GPIO inputs unless otherwise configured using the reset configuration mechanism to enable
the EEPROM/RGB input.
Operation of the GPIO is simply through the reading of the GPIO Data (GD) register for GPIO Inputs
and writing to this register (with write mask) for the GPIO Outputs. GPIO Inputs may be configured
selectively to trigger an external interrupt (via the interrupt status register (IST)) when they change
state (0->1 or 1->0 transition).
3.4.2 Serial Interface
A simple serial interface is available depending on configuration. This uses the EDI/EDO pins as serial
data input/output, the ECK as the serial clock output and SB as the serial interface strobe. The serial
data out signal may be tri-stated when not in use.
Up to 8 bits of data is shifted out/in based on the serial clock. This may be
1
/16,
1
/32,
1
/64 or
1
/128 of the
main internal clock. The clock polarity may be specified to be high/low and it may be gated when the
serial interface is inactive.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MB86603 | SCSI BUS CONTROLLER, PQFP176 |
| MB86604A-PF | SCSI BUS CONTROLLER, PQFP100 |
| MB86605PMT | SCSI BUS CONTROLLER, PQFP144 |
| MB86606PMT | SCSI BUS CONTROLLER, PQFP144 |
| MB86611A | 2 CHANNEL(S), 98.304M bps, SERIAL COMM CONTROLLER, PQFP100 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MB86296 | 制造商:FUJITSU 制造商全稱:Fujitsu Component Limited. 功能描述:PCI Graphics Controller Specification |
| MB86296EB01 | 制造商:FUJITSU 功能描述:GRAPHIC CONTROLLER KIT |
| MB86296S | 制造商:FUJITSU 制造商全稱:Fujitsu Component Limited. 功能描述:PCI Graphics Controller Specification |
| MB86296SPB-GSE1 | 功能描述:IC GRAPHIC CTRLR 2/3D 256BGA 制造商:fujitsu electronics america, inc. 系列:- 包裝:托盤 零件狀態(tài):有效 類型:視頻，圖形控制器 應(yīng)用:汽車級(jí)，工業(yè)級(jí) 安裝類型:表面貼裝 封裝/外殼:256-BBGA 供應(yīng)商器件封裝:256-PBGA（27x27） 標(biāo)準(zhǔn)包裝:40 |
| MB86296SPB-GS-JX | 制造商:FUJITSU 功能描述: |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。