參數(shù)資料
型號： M38869MCA-XXXGP
元件分類： 微控制器/微處理器
英文描述： 8-BIT, MROM, 5 MHz, MICROCONTROLLER, PQFP80
封裝： 0.65 MM PITCH, PLASTIC, QFP-80!
文件頁數(shù)： 113/380頁
文件大?。?/td> 4158K
代理商： M38869MCA-XXXGP
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁當前第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁第328頁第329頁第330頁第331頁第332頁第333頁第334頁第335頁第336頁第337頁第338頁第339頁第340頁第341頁第342頁第343頁第344頁第345頁第346頁第347頁第348頁第349頁第350頁第351頁第352頁第353頁第354頁第355頁第356頁第357頁第358頁第359頁第360頁第361頁第362頁第363頁第364頁第365頁第366頁第367頁第368頁第369頁第370頁第371頁第372頁第373頁第374頁第375頁第376頁第377頁第378頁第379頁第380頁
ix
3886 Group User’s Manual
List of figures
Fig. 2.5.21 Transmission process of RESTART condition and slave address + read bit . 2-92
Fig. 2.5.22 Reception process of lower data ........................................................................... 2-93
Fig. 2.5.23 Reception process of upper data .......................................................................... 2-94
Fig. 2.5.24 Generating of STOP condition ............................................................................... 2-95
Fig. 2.5.25 Communication example as slave device ............................................................. 2-96
Fig. 2.5.26 Reception process of START condition and slave address .............................. 2-97
Fig. 2.5.27 Reception process of command ............................................................................. 2-98
Fig. 2.5.28 Reception process of RESTART condition and slave address ......................... 2-99
Fig. 2.5.29 Transmission process of lower data .................................................................... 2-100
Fig. 2.5.30 Transmission process of upper data ................................................................... 2-101
Fig. 2.5.31 Reception of STOP condition ............................................................................... 2-102
Fig. 2.6.1 Memory map of registers relevant to PWM ......................................................... 2-106
Fig. 2.6.2 Structure of Port control register 1 ........................................................................ 2-107
Fig. 2.6.3 Structure of PWM0H register ................................................................................. 2-108
Fig. 2.6.4 Structure of PWM0L register .................................................................................. 2-108
Fig. 2.6.5 Structure of PWM1H register ................................................................................. 2-109
Fig. 2.6.6 Structure of PWM1L register .................................................................................. 2-109
Fig. 2.6.7 Structure of AD/DA control register ....................................................................... 2-110
Fig. 2.6.8 Connection diagram ................................................................................................. 2-111
Fig. 2.6.9 Relevant registers setting ....................................................................................... 2-112
Fig. 2.6.10 Control procedure ................................................................................................... 2-113
Fig. 2.6.11 PWM0 output ........................................................................................................... 2-113
Fig. 2.7.1 Memory map of registers relevant to A-D converter .......................................... 2-114
Fig. 2.7.2 Structure of AD/DA control register ....................................................................... 2-114
Fig. 2.7.3 Structure of A-D conversion register 1 ................................................................. 2-115
Fig. 2.7.4 Structure of A-D conversion register 2 ................................................................. 2-115
Fig. 2.7.5 Structure of Interrupt source selection register ................................................... 2-116
Fig. 2.7.6 Structure of Interrupt request register 2 ............................................................... 2-117
Fig. 2.7.7 Structure of Interrupt control register 2 ................................................................ 2-117
Fig. 2.7.8 Connection diagram ................................................................................................. 2-118
Fig. 2.7.9 Relevant registers setting ....................................................................................... 2-118
Fig. 2.7.10 Control procedure for 8-bit read .......................................................................... 2-119
Fig. 2.7.11 Control procedure for 10-bit read ........................................................................ 2-119
Fig. 2.8.1 Memory map of registers relevant to D-A converter .......................................... 2-121
Fig. 2.8.2 Structure of Port P5 direction register .................................................................. 2-122
Fig. 2.8.3 Structure of AD/DA control register ....................................................................... 2-122
Fig. 2.8.4 Structure of D-Ai converter register ...................................................................... 2-123
Fig. 2.8.5 Peripheral circuit example ....................................................................................... 2-124
Fig. 2.8.6 Speaker output example ......................................................................................... 2-124
Fig. 2.8.7 Relevant registers setting ....................................................................................... 2-125
Fig. 2.8.8 Control procedure ..................................................................................................... 2-126
Fig. 2.9.1 Memory map of registers relevant to bus interface ............................................ 2-128
Fig. 2.9.2 Structure of Data bus buffer register i .................................................................. 2-129
Fig. 2.9.3 Structure of Data bus buffer status register i ...................................................... 2-129
Fig. 2.9.4 Structure of Data bus buffer control register ....................................................... 2-130
Fig. 2.9.5 Structure of Interrupt source selection register ................................................... 2-130
Fig. 2.9.6 Structure of Interrupt request register 1 ............................................................... 2-131
Fig. 2.9.7 Structure of Interrupt control register 1 ................................................................ 2-131
Fig. 2.9.8 Structure of Port control register 2 ........................................................................ 2-132
Fig. 2.9.9 Bus interface block diagram ................................................................................... 2-133
Fig. 2.9.10 Relevant registers setting ..................................................................................... 2-135
Fig. 2.9.11 Control procedure using interrupt ........................................................................ 2-136
相關PDF資料
PDF描述
M38869M8A-XXXGP 8-BIT, MROM, 5 MHz, MICROCONTROLLER, PQFP80
M38867E8AHP 8-BIT, OTPROM, 5 MHz, MICROCONTROLLER, PQFP80
M38867E8A-XXXHP 8-BIT, OTPROM, 5 MHz, MICROCONTROLLER, PQFP80
M38869MFA-XXXGP 8-BIT, MROM, 5 MHz, MICROCONTROLLER, PQFP80
M38867M8A-XXXHP 8-BIT, MROM, 5 MHz, MICROCONTROLLER, PQFP80
相關代理商/技術參數(shù)
參數(shù)描述
M38869MCA-XXXHP 制造商:MITSUBISHI 制造商全稱:Mitsubishi Electric Semiconductor 功能描述:SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER
M38869MC-XXXHP 制造商:RENESAS 制造商全稱:Renesas Technology Corp 功能描述:SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER
M38869MD-XXXHP 制造商:RENESAS 制造商全稱:Renesas Technology Corp 功能描述:SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER
M38869ME-XXXHP 制造商:RENESAS 制造商全稱:Renesas Technology Corp 功能描述:SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER
M38869MFA 制造商:MITSUBISHI 制造商全稱:Mitsubishi Electric Semiconductor 功能描述:SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*