- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄370783 > HYB25D128323CL-4.5 (INFINEON TECHNOLOGIES AG) 128 Mbit DDR SGRAM PDF資料下載
參數(shù)資料
| 型號： | HYB25D128323CL-4.5 |
| 廠商： | INFINEON TECHNOLOGIES AG |
| 英文描述： | 128 Mbit DDR SGRAM |
| 中文描述： | 128兆的DDR SGRAM |
| 文件頁數(shù)： | 14/53頁 |
| 文件大?。?/td> | 1166K |
| 代理商： | HYB25D128323CL-4.5 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁當(dāng)前第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁
HYB25D128323C[-3/-3.3/-3.6/-4.5/-5.0/L3.6/L4.5]
128 Mbit DDR SGRAM [4M x 32]
Pin Configuration
Data Sheet
14
V1.7, 2003-07
Figure 2
Functional blocks
Column Address Counter
Column Address Buffer
R
C
S
Memory
Array
Bank 0
4096 x 256
x 32 bit
C
DQ7-DQ0
DQ15-DQ8
DQ23-DQ16
DQ31-DQ24
Row Addresses A11-A0, BA1-BA0
Column Addresses A7-A0, AP
Row Address Buffer
C
S
C
S
C
S
Memory
Array
4096 x 256
x 32 bit
Memory
Array
4096 x 256
x 32 bit
Memory
Array
4096 x 256
x 32 bit
Bank 1
Bank 2
Bank 3
Row Decoder
Row Decoder
Row Decoder
Row Decoder
Input Buffers
Output Buffers
D
D
D
D
D
D
D
D
D
D
D
D
CLK
CLK#
CKE
CS#
RAS#
CAS#
WE#
V
ref
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| HYB25D128323CL3.6 | 128 Mbit DDR SGRAM |
| HYB25D128323C-3.3 | 128 Mbit DDR SGRAM |
| HYB25D128323C-3.6 | 128 Mbit DDR SGRAM |
| HYB25D128323C-4.5 | 128 Mbit DDR SGRAM |
| HYB25D128323C-5 | 128 Mbit DDR SGRAM |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| HYB25D128400AT | 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:128 Mbit Double Data Rate SDRAM |
| HYB25D128400AT-6 | 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:128 Mbit Double Data Rate SDRAM |
| HYB25D128400AT-7 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:?128Mb (32Mx4) DDR266A (2-3-3)? |
| HYB25D128400AT-8 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:?128Mb (32Mx4) DDR200 (2-2-2)? |
| HYB25D128400ATL-6 | 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:128 Mbit Double Data Rate SDRAM |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。