- 您現在的位置：買賣IC網 > PDF目錄378593 > DSP56800ERM (飛思卡爾半導體(中國)有限公司) 16-bit Digital Signal Controllers PDF資料下載
參數資料
| 型號： | DSP56800ERM |
| 廠商： | 飛思卡爾半導體(中國)有限公司 |
| 英文描述： | 16-bit Digital Signal Controllers |
| 中文描述： | 16位數字信號控制器 |
| 文件頁數： | 73/124頁 |
| 文件大?。?/td> | 1880K |
| 代理商： | DSP56800ERM |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁當前第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁
Register Descriptions
56F8013 Technical Data, Rev. 2
Freescale Semiconductor
Preliminary
73
6.3.8.9
This bit selects the alternate function for GPIOB2.
Configure GPIOB2 (CFG_B2)—Bit 6
0 = MISO (default)
1 = T2
6.3.8.10 Configure GPIOB1 (CFG_B1)—Bit 5
This bit selects the alternate function for GPIOB1.
0 = SS (default)
1 = SDA
6.3.8.11 Configure GPIOB0 (CFG_B0)—Bit 4
This bit selects the alternate function for GPIOB0.
0 = SCLK (default)
1 = SCL
6.3.8.12 Configure GPIOA5[1:0] (CFG_A5)—Bits 3–2
These bits select the alternate function for GPIOA5.
00 = Select PWM5 when peripheral mode is enabled in GPIOA5 (default)
01 = Select PWM5 when peripheral mode is enabled in GPIOA5
10 = Select FAULT2 when peripheral mode is enabled in GPIOA5
11 = Select T3 when peripheral mode is enabled in GPIOA5
6.3.8.13 Configure GPIOA4[1:0] (CFG_A4)—Bits 1–0
These bits select the alternate function for GPIOA4.
00 = Select PWM4 when peripheral mode is enabled in GPIOA4 (default)
01 = Select PWM4 when peripheral mode is enabled in GPIOA4
10 = Select FAULT1 when peripheral mode is enabled in GPIOA4
11 = Select T2 when peripheral mode is enabled in GPIOA4
6.3.9
The Peripheral Clock Enable register is used to enable or disable clocks to the peripherals as a power
savings feature. The clocks can be individually controlled for each peripheral on the chip. The
corresponding peripheral should itself be disabled while its clock is shut off. IPBus writes cannot be made
to a module that has its clock disabled.
Peripheral Clock Enable Register (SIM_PCE)
Figure 6-11 Peripheral Clock Enable Register (SIM_PCE)
Base + $C
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
Read
I2C
0
ADC
0
0
0
0
0
0
TMR
0
SCI
0
SPI
0
PWM
Write
RESET
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
相關PDF資料 |
PDF描述 |
|---|---|
| DSP56800E | Digitial Signal Controller |
| DSP56853 | Digitial Signal Controller |
| DSP56854 | Digitial Signal Controller |
| DSP56855 | Digitial Signal Controller |
| DSP56856 | Digitial Signal Controller |
相關代理商/技術參數 |
參數描述 |
|---|---|
| DSP56800ESDKPB | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Embedded SDK for DSP56800E Rev 2.0E. Rev 6.0 Product Brief |
| DSP56800FM | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:Preliminary Technical Data DSP56F826 16-bit Digital Signal Processor |
| DSP56800FM/D | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:DSP56824 16-Bit Digital Signal Processor |
| DSP56800FMD | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:Preliminary Technical Data DSP56F826 16-bit Digital Signal Processor |
| DSP56800SDKPB | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Embedded SDK for DSP56800 Rev 3.0. Rev 7.0 Product Brief |
發(fā)布緊急采購，3分鐘左右您將得到回復。