- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄378593 > DSP56800ERM (飛思卡爾半導(dǎo)體(中國)有限公司) 16-bit Digital Signal Controllers PDF資料下載
參數(shù)資料
| 型號(hào)： | DSP56800ERM |
| 廠商： | 飛思卡爾半導(dǎo)體(中國)有限公司 |
| 英文描述： | 16-bit Digital Signal Controllers |
| 中文描述： | 16位數(shù)字信號(hào)控制器 |
| 文件頁數(shù)： | 24/124頁 |
| 文件大?。?/td> | 1880K |
| 代理商： | DSP56800ERM |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁當(dāng)前第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁
56F8013 Technical Data, Rev. 2
24
Freescale Semiconductor
Preliminary
Part 3 OCCS
3.1 Overview
This module provides the 2X system clock frequency to the System Integration Module (SIM), which uses
it to generate the various chip clocks. This module also produces the OSC_CLK signals plus the ADC
clock and high-speed peripheral clock.
The on-chip clock synthesis module allows product design using an internal relaxation oscillator to run
56F8000 family parts at user-selectable frequencies up to 32MHz.
3.2 Features
The On-Chip Clock Synthesis (OCCS) module interfaces to the oscillator and PLL. The OCCS module
features:
Internal relaxation oscillator
Ability to power down the internal relaxation oscillator
Ability to put the internal relaxation oscillator into a standby mode
3-bit postscaler provides control for the PLL output
Ability to power down the internal PLL
Provides 2X master clock frequency and
OSC_CLK
signals
Provides 3X fast peripheral clock to PWM and Timer
Safety shutdown feature is available in the event that the PLL reference clock disappears
Can be driven from an external clock source
The clock generation module provides the programming interface for both the PLL and internal relaxation
oscillator.
3.3 Operating Modes
In 56F8000 family parts, either an internal oscillator or an external frequency source can be used to provide
a reference clock (SYS_CLK2) to the SIM.
The 2X system clock source output from the OCCS can be described by one of the following equations:
2X system frequency = oscillator frequency
2X system frequency = (oscillator frequency X 8) / (postscaler)
where:
postscaler = 1, 2, 4, 8, 16, or 32 PLL output divider
The SIM is responsible for further dividing these frequencies by two, which will insure a 50% duty cycle
in the system clock output.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| DSP56800E | Digitial Signal Controller |
| DSP56853 | Digitial Signal Controller |
| DSP56854 | Digitial Signal Controller |
| DSP56855 | Digitial Signal Controller |
| DSP56856 | Digitial Signal Controller |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| DSP56800ESDKPB | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Embedded SDK for DSP56800E Rev 2.0E. Rev 6.0 Product Brief |
| DSP56800FM | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:Preliminary Technical Data DSP56F826 16-bit Digital Signal Processor |
| DSP56800FM/D | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:DSP56824 16-Bit Digital Signal Processor |
| DSP56800FMD | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:Preliminary Technical Data DSP56F826 16-bit Digital Signal Processor |
| DSP56800SDKPB | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Embedded SDK for DSP56800 Rev 3.0. Rev 7.0 Product Brief |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。