- 您現(xiàn)在的位置：買(mǎi)賣(mài)IC網(wǎng) > PDF目錄378593 > DSP56004FJ81 (飛思卡爾半導(dǎo)體(中國(guó))有限公司) SYMPHONY AUDIO DSP FAMILY 24-BIT DIGITAL SIGNAL PROCESSORS PDF資料下載
參數(shù)資料
| 型號(hào)： | DSP56004FJ81 |
| 廠商： | 飛思卡爾半導(dǎo)體(中國(guó))有限公司 |
| 元件分類(lèi)： | 數(shù)字信號(hào)處理 |
| 英文描述： | SYMPHONY AUDIO DSP FAMILY 24-BIT DIGITAL SIGNAL PROCESSORS |
| 中文描述： | Symphony音頻DSP系列的24位數(shù)字信號(hào)處理器 |
| 文件頁(yè)數(shù)： | 35/82頁(yè) |
| 文件大?。?/td> | 636K |
| 代理商： | DSP56004FJ81 |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)當(dāng)前第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)
Specifications
External Memory Interface (EMI) DRAM Timing
MOTOROLA
DSP56004/D, Rev. 3
2-11
65 WR Deassertation to
CAS Assertion
t
RCS
slow
fast
9
×
T
C
– 11
6
×
T
C
– 11
3
×
T
C
– 13
2
×
T
C
– 13
T
L
– 6
169
109
—
—
125
80
—
—
100
63.1
—
—
ns
ns
66 CAS Assertion to WR
Deassertation
t
WCH
slow
fast
47
27
—
—
32
17
—
—
24
11.7
—
—
ns
ns
67 Data Valid to CAS
Assertion
(Data Setup Time)
t
DS
4
—
2
—
0.2
—
ns
68 CAS Assertion to Data
Not Valid (Data Hold
Time)
t
DH
slow
fast
3
×
T
C
+ T
H
–
14
2
×
T
C
+ T
H
–
14
7
×
T
C
+ T
H
–
14
5
×
T
C
+ T
H
–
14
4
×
T
C
– 14
3
×
T
C
– 14
7
×
T
C
– 9
5
×
T
C
– 9
56
36
—
—
39
24
—
—
29.2
16.8
—
—
ns
ns
69 RAS Assertion to Data
Not Valid
t
DHR
slow
fast
136
96
—
—
100
69
—
—
78.6
53.9
—
—
ns
ns
70 WR Assertion to CAS
Assertion
t
WCS
slow
fast
66
46
—
—
47
31
—
—
35.4
23
—
—
ns
ns
71 WR Assertion Pulse
Width (Single Cycle
Only)
t
WP
slow
fast
131
91
—
—
97
67
—
—
77.4
52.7
—
—
ns
ns
72RAS Assertion to WR
Deassertation
(Single Cycle Only)
t
WCR
slow
fast
7
×
T
C
– 15
5
×
T
C
– 15
125
85
—
—
91
61
—
—
71.5
46.7
—
—
ns
ns
73 WR Assertion to Data
Active
slow
fast
3
×
T
C
+ T
H
–
13
2
×
T
C
+ T
H
–
13
7
×
T
C
– 13
5
×
T
C
– 13
57
37
—
—
40
25
—
—
30.2
17.9
—
—
ns
ns
74 RD or WR Assertion to
RAS Deassertation
(Single Cycle Only)
t
ROH
,
t
RWL
slow
fast
127
87
—
—
93
63
—
—
73.4
48.7
—
—
ns
ns
Note:
1.
n is the number of successive accesses. n = 2, 3, 4, or 6.
Table 2-8
External Memory Interface (EMI) DRAM Timing (Continued)
No.
Characteristics
Symbol
Timing
Mode
Expression
50 MHz
66 MHz
81 MHz
Unit
Min Max Min Max Min
Max
F
Freescale Semiconductor, Inc.
For More Information On This Product,
Go to: www.freescale.com
n
.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| DSP56004ROM | SYMPHONY AUDIO DSP FAMILY 24-BIT DIGITAL SIGNAL PROCESSORS |
| DSP56721 | SymphonyTM DSP56720 / DSP56721 Multi-Core Audio Processors |
| DSPA56720AG | SymphonyTM DSP56720 / DSP56721 Multi-Core Audio Processors |
| DSPA56721AF | SymphonyTM DSP56720 / DSP56721 Multi-Core Audio Processors |
| DSPA56721AG | SymphonyTM DSP56720 / DSP56721 Multi-Core Audio Processors |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| DSP56004ROM | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:SYMPHONY AUDIO DSP FAMILY 24-BIT DIGITAL SIGNAL PROCESSORS |
| DSP56004UM | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:DSP56004 24-Bit Digital Signal Processor User＇s Manual Revision 1 |
| DSP56004UM/AD | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:SYMPHONY AUDIO DSP FAMILY 24-BIT DIGITAL SIGNAL PROCESSORS |
| DSP56005DS | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:DSP56005 24-Bit Digital Signal Processor Datasheet |
| DSP56005UM | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:DSP56005 24-Bit Digital Signal Processor User＇s Manual |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。