參數資料
型號： DS2156
英文描述： T1/E1/J1 Single-Chip Transceiver TDM/UTOPIA II Interface
中文描述： T1/E1/J1單芯片收發(fā)器，TDM/UTOPIA II接口
文件頁數： 4/262頁
文件大?。?/td> 1515K
代理商： DS2156
第1頁第2頁第3頁當前第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁
DS2156
4 of 262
17.
18.
CHANNEL BLOCKING REGISTERS ..................................................................................................107
ELASTIC STORES OPERATION..........................................................................................................110
R
ECEIVE
S
IDE
..........................................................................................................................................113
18.1.1
T1 Mode..............................................................................................................................................113
18.1.2
E1 Mode..............................................................................................................................................113
18.2
T
RANSMIT
S
IDE
.......................................................................................................................................113
18.2.1
T1 Mode..............................................................................................................................................114
18.2.2
E1 Mode..............................................................................................................................................114
18.3
E
LASTIC
S
TORES
I
NITIALIZATION
...........................................................................................................114
T
ABLE
18-A. E
LASTIC
S
TORE
D
ELAY
A
FTER
I
NITIALIZATION
.............................................................................114
18.4
M
INIMUM
D
ELAY
M
ODE
.........................................................................................................................114
18.1
19.
G.706 INTERMEDIATE CRC-4 UPDATING (E1 MODE ONLY).....................................................115
F
IGURE
19-1. CRC-4 R
ECALCULATE
M
ETHOD
....................................................................................................115
20.
T1 BIT-ORIENTED CODE (BOC) CONTROLLER............................................................................116
T
RANSMIT
BOC.......................................................................................................................................116
Transmit a BOC ................................................................................................................................................116
20.2
R
ECEIVE
BOC .........................................................................................................................................116
Receive a BOC ..................................................................................................................................................116
20.1
21.
ADDITIONAL (SA) AND INTERNATIONAL (SI) BIT OPERATION (E1 ONLY) ........................119
M
ETHOD
1: H
ARDWARE
S
CHEME
...........................................................................................................119
M
ETHOD
2: I
NTERNAL
R
EGISTER
S
CHEME
B
ASED ON
D
OUBLE
-F
RAME
................................................119
M
ETHOD
3: I
NTERNAL
R
EGISTER
S
CHEME
B
ASED ON
CRC4 M
ULTIFRAME
..........................................122
21.1
21.2
21.3
22.
HDLC CONTROLLERS..........................................................................................................................132
B
ASIC
O
PERATION
D
ETAILS
....................................................................................................................132
HDLC C
ONFIGURATION
..........................................................................................................................132
T
ABLE
22-A. HDLC C
ONTROLLER
R
EGISTERS
....................................................................................................133
22.2.1
FIFO Control......................................................................................................................................136
22.3
HDLC M
APPING
......................................................................................................................................137
22.3.1
Receive................................................................................................................................................137
22.3.2
Transmit..............................................................................................................................................139
22.3.3
FIFO Information...............................................................................................................................144
22.3.4
Receive Packet-Bytes Available..........................................................................................................144
22.3.5
HDLC FIFOs......................................................................................................................................145
22.4
R
ECEIVE
HDLC C
ODE
E
XAMPLE
............................................................................................................146
22.5
L
EGACY
FDL S
UPPORT
(T1 M
ODE
)........................................................................................................146
22.5.1
Overview.............................................................................................................................................146
22.5.2
Receive Section...................................................................................................................................146
22.5.3
Transmit Section.................................................................................................................................148
22.6
D4/SLC-96 O
PERATION
..........................................................................................................................148
22.1
22.2
23.
LINE INTERFACE UNIT (LIU).............................................................................................................149
LIU O
PERATION
......................................................................................................................................149
R
ECEIVER
................................................................................................................................................149
23.2.1
Receive Level Indicator and Threshold Interrupt...............................................................................150
23.2.2
Receive G.703 Synchronization Signal (E1 Mode).............................................................................150
23.2.3
Monitor Mode.....................................................................................................................................150
F
IGURE
23-1. T
YPICAL
M
ONITOR
A
PPLICATION
...................................................................................................150
23.3
T
RANSMITTER
.........................................................................................................................................151
23.3.1
Transmit Short-Circuit Detector/Limiter............................................................................................151
23.1
23.2
相關PDF資料
PDF描述
DS2156L T1/E1/J1 Single-Chip Transceiver TDM/UTOPIA II Interface
DS2156LN T1/E1/J1 Single-Chip Transceiver TDM/UTOPIA II Interface
DS2182 T1 Line Monitor
DS2182A T1 Line Monitor
DS2186 Transmit Line Interface
相關代理商/技術參數
參數描述
DS2156DK 功能描述:網絡開發(fā)工具 DS2156 Dev Kit RoHS:否 制造商:Rabbit Semiconductor 產品:Development Kits 類型:Ethernet to Wi-Fi Bridges 工具用于評估:RCM6600W 數據速率:20 Mbps, 40 Mbps 接口類型:802.11 b/g, Ethernet 工作電源電壓:3.3 V
DS2156G 制造商:Maxim Integrated Products 功能描述:DS2156 T1/E1/J1 SCT+UTOPIA 100BGA - Trays
DS2156G+ 制造商:MAXIM 制造商全稱:Maxim Integrated Products 功能描述:T1/E1/J1 Single-Chip Transceiver TDM/UTOPIA II Interface
DS2156GN 制造商:MAXIM 制造商全稱:Maxim Integrated Products 功能描述:T1/E1/J1 Single-Chip Transceiver TDM/UTOPIA II Interface
DS2156GN+ 制造商:MAXIM 制造商全稱:Maxim Integrated Products 功能描述:T1/E1/J1 Single-Chip Transceiver TDM/UTOPIA II Interface
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*