參數(shù)資料
型號(hào)： DS2156
英文描述： T1/E1/J1 Single-Chip Transceiver TDM/UTOPIA II Interface
中文描述： T1/E1/J1單芯片收發(fā)器，TDM/UTOPIA II接口
文件頁(yè)數(shù)： 187/262頁(yè)
文件大?。?/td> 1515K
代理商： DS2156
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)第129頁(yè)第130頁(yè)第131頁(yè)第132頁(yè)第133頁(yè)第134頁(yè)第135頁(yè)第136頁(yè)第137頁(yè)第138頁(yè)第139頁(yè)第140頁(yè)第141頁(yè)第142頁(yè)第143頁(yè)第144頁(yè)第145頁(yè)第146頁(yè)第147頁(yè)第148頁(yè)第149頁(yè)第150頁(yè)第151頁(yè)第152頁(yè)第153頁(yè)第154頁(yè)第155頁(yè)第156頁(yè)第157頁(yè)第158頁(yè)第159頁(yè)第160頁(yè)第161頁(yè)第162頁(yè)第163頁(yè)第164頁(yè)第165頁(yè)第166頁(yè)第167頁(yè)第168頁(yè)第169頁(yè)第170頁(yè)第171頁(yè)第172頁(yè)第173頁(yè)第174頁(yè)第175頁(yè)第176頁(yè)第177頁(yè)第178頁(yè)第179頁(yè)第180頁(yè)第181頁(yè)第182頁(yè)第183頁(yè)第184頁(yè)第185頁(yè)第186頁(yè)當(dāng)前第187頁(yè)第188頁(yè)第189頁(yè)第190頁(yè)第191頁(yè)第192頁(yè)第193頁(yè)第194頁(yè)第195頁(yè)第196頁(yè)第197頁(yè)第198頁(yè)第199頁(yè)第200頁(yè)第201頁(yè)第202頁(yè)第203頁(yè)第204頁(yè)第205頁(yè)第206頁(yè)第207頁(yè)第208頁(yè)第209頁(yè)第210頁(yè)第211頁(yè)第212頁(yè)第213頁(yè)第214頁(yè)第215頁(yè)第216頁(yè)第217頁(yè)第218頁(yè)第219頁(yè)第220頁(yè)第221頁(yè)第222頁(yè)第223頁(yè)第224頁(yè)第225頁(yè)第226頁(yè)第227頁(yè)第228頁(yè)第229頁(yè)第230頁(yè)第231頁(yè)第232頁(yè)第233頁(yè)第234頁(yè)第235頁(yè)第236頁(yè)第237頁(yè)第238頁(yè)第239頁(yè)第240頁(yè)第241頁(yè)第242頁(yè)第243頁(yè)第244頁(yè)第245頁(yè)第246頁(yè)第247頁(yè)第248頁(yè)第249頁(yè)第250頁(yè)第251頁(yè)第252頁(yè)第253頁(yè)第254頁(yè)第255頁(yè)第256頁(yè)第257頁(yè)第258頁(yè)第259頁(yè)第260頁(yè)第261頁(yè)第262頁(yè)
DS2156
187 of 262
Register Name:
Register Description:
Register Address:
Bit #
Name
Default
Bits 0 to 7/Receive Correctable HEC Counter (RCHC0 to RCHC7)
Note that write access to the receive PMON-counter latch-enable register latches all receive PMON-counter values
into temporary latch registers and clears the internal count values. This register holds the number of correctable
HEC-errored cells received since last latching. Note that this count corresponds to cells received when cell
delineation is in SYNC. A correctable HEC-errored cell is a cell with a single-bit error, provided single-bit HEC-
error correction is enabled through U_RCR1.1 and the receiver mode of operation is in correction mode.
Correctable HEC count value is unaffected if HEC-error correction is disabled.
Register Name:
U_RUHEC1
Register Description:
UTOPIA Receive Uncorrectable HEC Counter Register 1
Register Address:
64h
Bit #
7
6
5
4
Name
—
—
—
—
RUHC11 RUHC10 RUHC9
Default
0
0
0
0
Bits 0 to 3/Receive Uncorrectable HEC Counter (RUHC8 to RUHC11)
Bits 4 to 7/Unused
Register Name:
U_RUHEC2
Register Description:
UTOPIA Receive Uncorrectable HEC Counter Register 2
Register Address:
65h
Bit #
7
6
5
4
Name
RUHC7
RUHC6
RUHC5
RUHC4
RUHC3 RUHC2
Default
0
0
0
0
Bits 0 to 7/Receive Uncorrectable HEC Counter (RUHC0 to RUHC7)
The U_RUHEC1 and U_RUHEC2 registers count the number of uncorrectable HEC-errored cells received since
last latching. Note that this count corresponds to cells received when cell delineation is in SYNC. For every SYNC-
to-HUNT transition of the cell delineation state machine, the “Correctable + Uncorrectable” error-count value
increases by 6 instead of 7. For every SYNC-to-HUNT transition, if HEC correction is enabled, the correctable
HEC count increases by 1 and the uncorrectable HEC count increases by 5. If HEC correction is disabled,
correctable HEC count is not affected and uncorrectable HEC count increases by 6. Note that cell delineation goes
to HUNT state upon the reception of the 7th consecutive HEC pattern. Receive PMON counters are not updated
when cell delineation is out of SYNC state. Note that write access to the receive PMON-counter latch-enable
register latches internal receive PMON-counter values and clears them once they are latched.
U_RCHEC
UTOPIA Receive Correctable HEC Counter Register
63h
7
6
5
4
3
2
1
0
RCHC7
0
RCHC6
0
RCHC5
0
RCHC4
0
RCHC3
0
RCHC2
0
RCHC1
0
RCHC0
0
3
2
1
0
RUHC8
0
0
0
0
3
2
1
0
RUHC1
0
RUHC0
0
0
0
相關(guān)PDF資料
PDF描述
DS2156L T1/E1/J1 Single-Chip Transceiver TDM/UTOPIA II Interface
DS2156LN T1/E1/J1 Single-Chip Transceiver TDM/UTOPIA II Interface
DS2182 T1 Line Monitor
DS2182A T1 Line Monitor
DS2186 Transmit Line Interface
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
DS2156DK 功能描述:網(wǎng)絡(luò)開(kāi)發(fā)工具 DS2156 Dev Kit RoHS:否 制造商:Rabbit Semiconductor 產(chǎn)品:Development Kits 類(lèi)型:Ethernet to Wi-Fi Bridges 工具用于評(píng)估:RCM6600W 數(shù)據(jù)速率:20 Mbps, 40 Mbps 接口類(lèi)型:802.11 b/g, Ethernet 工作電源電壓:3.3 V
DS2156G 制造商:Maxim Integrated Products 功能描述:DS2156 T1/E1/J1 SCT+UTOPIA 100BGA - Trays
DS2156G+ 制造商:MAXIM 制造商全稱(chēng):Maxim Integrated Products 功能描述:T1/E1/J1 Single-Chip Transceiver TDM/UTOPIA II Interface
DS2156GN 制造商:MAXIM 制造商全稱(chēng):Maxim Integrated Products 功能描述:T1/E1/J1 Single-Chip Transceiver TDM/UTOPIA II Interface
DS2156GN+ 制造商:MAXIM 制造商全稱(chēng):Maxim Integrated Products 功能描述:T1/E1/J1 Single-Chip Transceiver TDM/UTOPIA II Interface
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫(xiě)一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*