- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄378985 > CXD3068Q (Sony Corporation) CD Digital Signal Processor with Built-in Digital Servo(CD數(shù)字信號處理器（內(nèi)置數(shù)字伺服系統(tǒng)）) PDF資料下載
參數(shù)資料
| 型號： | CXD3068Q |
| 廠商： | Sony Corporation |
| 元件分類： | 數(shù)字信號處理 |
| 英文描述： | CD Digital Signal Processor with Built-in Digital Servo(CD數(shù)字信號處理器（內(nèi)置數(shù)字伺服系統(tǒng)）) |
| 中文描述： | CD數(shù)字信號處理器具有內(nèi)置的數(shù)字式伺服（光盤數(shù)字信號處理器（內(nèi)置數(shù)字伺服系統(tǒng)）） |
| 文件頁數(shù)： | 6/135頁 |
| 文件大小： | 1259K |
| 代理商： | CXD3068Q |
第1頁第2頁第3頁第4頁第5頁當前第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁
– 6 –
CXD3068Q
Notes)
PCMD is a MSB first, two's complement output.
GTOP is used to monitor the frame sync protection status. (High: sync protection window released.)
XUGF is the frame sync obtained from the EFM signal, and is negative pulse. It is the signal before sync
protection.
XPCK is the inverse of the EFM PLL clock. The PLL is designed so that the falling edge and the EFM signal
transition point coincide.
The GFS signal goes high when the frame sync and the insertion protection timing match.
RFCK is derived from the crystal accuracy, and has a cycle of 136μs. (during normal speed)
C2PO represents the data error status.
XROF is generated when the 32K RAM exceeds the ±28F jitter margin.
68
69
70
71
72
73
74
75
76
77
78
79
80
O
I
—
I
O
O
O
O
O
I
I
O
I
1, 0
—
1, 0
1, 0
1, 0
1, 0
1, 0
Outputs a high signal when the playback disc has emphasis, and a low
signal when there is no emphasis.
Crystal selection input. Low when the crystal is 16.9344MHz; high when it is
33.8688MHz.
Digital GND.
Crystal oscillation circuit input. When the master clock is input externally,
input it from this pin.
Crystal oscillation circuit output.
Serial data output in servo block.
Serial data readout clock output in servo block.
Serial data latch output in servo block.
Sub-Q 80-bit, PCM peak or level data outputs. CD TEXT data output.
SQSO readout clock input.
GRSCOR resynchronization input.
Sub-Q P to W serial output.
SBSO readout clock input.
EMPH
XTSL
DV
SS
2
XTAI
XTAO
SOUT
SOCK
XOLT
SQSO
SQCK
SCSY
SBSO
EXCK
Combination of Monitor Pin Outputs
Command bit
Output data
MTSL1
MTSL0
XUGF
XPCK
GFS
C2PO
MNT0
MNT1
MNT2
MNT3
RFCK
XPCK
XROF
GTOP
0
0
1
0
1
0
Pin
No.
Symbol
I/O
Description
相關PDF資料 |
PDF描述 |
|---|---|
| CXD3152AR | Signal Processor LSI for Single-chip CCD B/W Camera |
| CXD3400 | 6-channel CCD Vertical Clock Driver |
| CXD3400N | Silver Mica Capacitor; Capacitance:30000pF; Capacitance Tolerance: 2%; Series:CD42; Voltage Rating:500VDC; Capacitor Dielectric Material:Mica; Termination:Radial Leaded; Lead Pitch:27mm; Leaded Process Compatible:No RoHS Compliant: No |
| CXD3410 | Timing Generator and Signal Processor for Frame Readout CCD Image Sensor |
| CXD3410GA | Timing Generator and Signal Processor for Frame Readout CCD Image Sensor |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| CXD3141 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:ccd-cmosIC資料 |
| CXD3142R | 制造商:SONY 制造商全稱:Sony Corporation 功能描述:Signal Processor LSI for Single-Chip CCD Color Camera |
| CXD3152AR | 制造商:SONY 制造商全稱:Sony Corporation 功能描述:Signal Processor LSI for Single-chip CCD B/W Camera |
| CXD3152R | 制造商:SONY 制造商全稱:Sony Corporation 功能描述:Signal Processor LSI for Single-chip CCD B/W Camera |
| CXD3172AR | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Signal Processor LSI for Single CCD Color Camera |
發(fā)布緊急采購，3分鐘左右您將得到回復。