- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄364678 > AN32502A For Information·Communication - PDA PDF資料下載
參數(shù)資料
| 型號： | AN32502A |
| 英文描述： | For Information·Communication - PDA |
| 中文描述： | 信息·通訊-掌上電腦 |
| 文件頁數(shù)： | 19/45頁 |
| 文件大?。?/td> | 574K |
| 代理商： | AN32502A |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁當前第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁
19
SDF00034AEB
AN32502A
Publication data: November 2002
Start condition and stop condition
Data line
Stable state: data effective
Data changeable
tSU: DAT
tHIGH
tHD: DAT
tF
Data
(Pin 51)
LT
(Pin 52)
Recommended operating condition
Data recognition condition
Stop condition
tBUF
tHD: STA
tLOW
tR
tSU: STO
Stop condition
Start condition
DATA
LT
Technical Data (continued)
3. I
2
C serial data timing
Parameter
Symbol
Unit
tBUF
tHD: STA
tLOW
tR
tSU: STO
tSU: DAT
tHIGH
tF
tHD: DAT
fSCL
Min
Max
microsec
microsec
microsec
n sec
microsec
n sec
microsec
n sec
kHz
1.3
0.6
1.3
0.6
100
0.6
20
0
0
1000
300
0.9
400
Time the bus must be free before a new transmission can start.
Hold time start condition. After this period, the first clock pulse is generated.
Low period of the clock..
Rise time of both SDA and SCL lines.
Set-up time for stop condition.
Set-up time data
High period of the clock.
Fall time of both SDA and SCL lines.
Hold time data for I
2
C ICs.
SCL clock frequency.
microsec
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| AN3294K | VCR， Other/Special/Miscellaneous |
| AN3327K | Record/Playback Amplifier for VCR |
| AN3726 | MA31750 - Use of console mode |
| AN3727 | MA31750 - Interrupt operations |
| AN3729 | MA31750 - Bus arbiter |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| AN325-8 | 制造商: 功能描述: 制造商:undefined 功能描述: |
| AN325A | 制造商:n/a 功能描述:Ships in 2 days |
| AN3-25A | 制造商:AN# - MILITARY 功能描述: |
| AN3-26 | 制造商:AN# - MILITARY 功能描述: |
| AN3266FAP | 制造商:PANASONIC 制造商全稱:Panasonic Semiconductor 功能描述:Video luminance signal recording/playback processing IC |
發(fā)布緊急采購，3分鐘左右您將得到回復。