- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄366557 > AMD-K6-2 (Advanced Micro Devices, Inc.) 32 Bit Microprocessor With 64-Kbyte Level-one Cache High-Performance and Multimedia Execution Unit(帶64K字節(jié)緩存和高性能多媒體執(zhí)行單元的32位微處理器) PDF資料下載
參數(shù)資料
| 型號： | AMD-K6-2 |
| 廠商： | Advanced Micro Devices, Inc. |
| 英文描述： | 32 Bit Microprocessor With 64-Kbyte Level-one Cache High-Performance and Multimedia Execution Unit(帶64K字節(jié)緩存和高性能多媒體執(zhí)行單元的32位微處理器) |
| 中文描述： | 32位微處理器的64 -字節(jié)的一級緩存高性能和多媒體執(zhí)行單元（帶64K的字節(jié)緩存和高性能多媒體執(zhí)行單元的32位微處理器） |
| 文件頁數(shù)： | 6/328頁 |
| 文件大?。?/td> | 4802K |
| 代理商： | AMD-K6-2 |
第1頁第2頁第3頁第4頁第5頁當(dāng)前第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁第328頁
vi
Contents
AMD-K6
-2 Processor Data Sheet
21850I/0—December 1999
Preliminary Information
AHOLD Restriction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 154
Bus Backoff (BOFF#). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 156
Locked Cycles . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 158
Basic Locked Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 158
Locked Operation with BOFF# Intervention . . . . . . . . . . . . 160
Interrupt Acknowledge. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .162
Special Bus Cycles . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 164
Basic Special Bus Cycle . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 164
Shutdown Cycle. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 166
Stop Grant and Stop Clock States . . . . . . . . . . . . . . . . . . . . . 167
INIT-Initiated Transition from Protected Mode
to Real Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 170
Power-on Configuration and Initialization . . . . . . . . . . . . . . 173
5.6
6
6.1
Signals Sampled During the Falling Transition
of RESET . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .173
FLUSH# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 173
BF[2:0] . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 173
BRDYC# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 173
RESET Requirements . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 174
State of Processor After RESET . . . . . . . . . . . . . . . . . . . . . . 174
Output Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 174
Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .174
State of Processor After INIT . . . . . . . . . . . . . . . . . . . . . . . . 177
Cache Organization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 179
6.2
6.3
6.4
7
7.1
7.2
7.3
MESI States in the Data Cache . . . . . . . . . . . . . . . . . . . . . . . 180
Predecode Bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .180
Cache Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 181
Cache-Related Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 183
Cache Disabling and Flushing . . . . . . . . . . . . . . . . . . . . . . . 183
Cache-Line Fills . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .184
Cache-Line Replacements . . . . . . . . . . . . . . . . . . . . . . . . . . . 185
Write Allocate . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 186
Write to a Cacheable Page . . . . . . . . . . . . . . . . . . . . . . . . . . . 186
Write to a Sector . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .187
Write Allocate Limit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 187
Write Allocate Logic Mechanisms and Conditions . . . . . . . 189
Prefetching . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 192
Hardware Prefetching. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .192
Software Prefetching. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 192
Cache States . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 192
Cache Coherency . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 194
Inquire Cycles . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 194
Internal Snooping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 194
FLUSH# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 195
PFIR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 195
7.4
7.5
7.6
7.7
7.8
7.9
7.10
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| AMD-K6-III | 32-Bit Microprocessor Advanced RISC86 Superscalar Microarchitecture and 3D Technology(32位微處理器帶3D技術(shù)和高級的RISC86超標(biāo)量微體系結(jié)構(gòu)) |
| AMD-K6 | Circular Connector; No. of Contacts:5; Series:MS27497; Body Material:Aluminum; Connecting Termination:Crimp; Connector Shell Size:14; Circular Contact Gender:Pin; Circular Shell Style:Wall Mount Receptacle; Insert Arrangement:14-5 RoHS Compliant: No |
| AMD27C64-150PI | 64 Kilobit (8,192 x 8-Bit) CMOS EPROM |
| AMD27C64 | 64 Kilobit (8,192 x 8-Bit) CMOS EPROM |
| AMD27C64-120DC | 64 Kilobit (8,192 x 8-Bit) CMOS EPROM |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| AMD-K6-2/300AFR | 制造商:Advanced Micro Devices 功能描述:Microprocessor, 32 Bit, 321 Pin, Ceramic, PGA |
| AMDK62/350AFK | 制造商:Advanced Micro Devices 功能描述: |
| AMD-K6-2/400ACR | 制造商:Advanced Micro Devices 功能描述:32-BIT, 400 MHZ, RISC PROCESSOR, CPGA321 |
| AMD-K6-2/500AFX | 制造商:Advanced Micro Devices 功能描述:32-BIT, 500 MHz, RISC PROCESSOR, CPGA321 |
| AMD-K6-2+/450ACR | 制造商:Advanced Micro Devices 功能描述:32-BIT, 450 MHZ, RISC PROCESSOR, CPGA321 |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。