參數(shù)資料
型號(hào)： AMD-K6-2
廠商： Advanced Micro Devices, Inc.
英文描述： 32 Bit Microprocessor With 64-Kbyte Level-one Cache High-Performance and Multimedia Execution Unit(帶64K字節(jié)緩存和高性能多媒體執(zhí)行單元的32位微處理器)
中文描述： 32位微處理器的64 -字節(jié)的一級(jí)緩存高性能和多媒體執(zhí)行單元（帶64K的字節(jié)緩存和高性能多媒體執(zhí)行單元的32位微處理器）
文件頁數(shù)： 324/328頁
文件大?。?/td> 4802K
代理商： AMD-K6-2
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁當(dāng)前第324頁第325頁第326頁第327頁第328頁
306
Index
AMD-K6
-2 Processor Data Sheet
21850I/0—December 1999
Preliminary Information
type of . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49
Interrupts
01h . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 242
03h . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 242
10h . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 207
exceptions and . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49
INTR. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 108
IRQ13. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 208
NMI. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 112
INTR. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .108
,
244
INV . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 108
Invalidation Request . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 108
INVD Instruction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 196
K
KEN# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .109
,
186
L
L1 Cache . . . . . . . . . . . . . . . . . . . . . .1
,
38
,
179
,
190
,
199
,
221
inhibit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 235
Limit, Write Allocate . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 187
Line Fills, Cache- . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 184
LOCK# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 110
Locked
cycles . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 158
operation with BOFF# intervention . . . . . . . . . . . . . . . . 160
operation, basic. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 158
Logic
branch . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8
branch-prediction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
–
18
external support of floating-point exceptions . . . . . . . . 207
M
M/IO# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 111
Machine Check Exception . . . . . . . . . . . . . . . . . . . . . . . . . . . 37
Maskable Interrupt. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 108
MCAR. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37
,
50
,
176
MCTR. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37
–
38
,
50
,
176
Memory
or I/O . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 111
read and write, misaligned single-transfer . . . . . . . . . . 134
read and write, single-transfer . . . . . . . . . . . . . . . . . . . . 132
reads and writes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 132
type range register (MTRR) . . . . . . . . . . 52
,
189
–
190
,
203
MESI. . . . . . . . . . . . . . . . . . 1
,
9
,
142
,
146
,
180
,
192
,
197
,
199
bit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .10
,
180
states in the data cache . . . . . . . . . . . . . . . . . . . . . . . . . . 180
Microarchitecture . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2
enhanced RISC86 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
overview, AMD-K6-2 processor . . . . . . . . . . . . . . . . . . . . . . 5
Misaligned
I/O read and write. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 141
single-transfer memory read and write . . . . . . . . . . . . . 134
MMX Technology . . . . . . . . . . . .13
–
17
,
21
,
54
,
116
,
173
,
177
exceptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 209
instruction compatibility, floating-point and. . . . . . . . . 209
instructions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .77
,
210
register operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8
registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
Mode, Tri-State Test . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 222
Model-Specific Registers (MSR) . . . . . . . . . . . . . . . . . . . . . . 37
MSR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37
MTRR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52
,
189
–
190
,
203
Multimedia
execution unit . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
–
17
,
209
functional unit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
N
NA# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 112
Negated. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83
Next Address . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 112
NMI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 112
,
244
No-Connect Pins. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 116
,
251
Non-Maskable Interrupt . . . . . . . . . . . . . . . . . . . . . . . . . . . 112
Non-Pipelined. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 133
O
Operating Ranges . . . . . . . . . . . . . . . . . . . . . . . . . . . . 253
,
258
Operation, Cache . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 181
Organization, Cache. . . . . . . . . . . . . . . . . . . . . . . . . . . 179
,
201
Output Delay Timings
for 100-MHz bus operation . . . . . . . . . . . . . . . . . . . . . . . 270
for 66-MHz bus operation . . . . . . . . . . . . . . . . . . . . . . . . 274
Output Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 174
P
Package
specifications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 299
thermal specifications. . . . . . . . . . . . . . . . . . . . . . . . . . . 285
Page
cache disable . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 113
directory entry (PDE) . . . . . . . . . . . . . . . . . . . . . 44
–
45
,
182
table entry (PTE). . . . . . . . . . . . . . . . . . . . . . . . . 44
,
46
,
182
writethrough. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 115
Paging . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43
Parity. . . . . . . . . . . . . . . . . . . . . . . . . . 84
,
89
,
91
,
99
,
114
,
132
bit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 89
,
99
,
114
check . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 89
–
90
,
99
,
114
error . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .90
,
114
,
148
,
224
flags. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
PCD . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 113
,
182
,
190
PCHK# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 114
PFIR . . . . . . . . . . . .50
,
53
,
175
–
176
,
184
,
195
–
197
,
199
,
236
Pin
connection requirements . . . . . . . . . . . . . . . . . . . . . . . . 251
description diagram. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 295
designations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 297
Pipeline. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
,
130
–
131
,
136
control. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
register X and Y. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
six-stage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
,
8
Pipelined. . . . . . . . . .9
,
16
,
112
,
131
,
136
–
137
,
154
,
179
,
192
burst reads . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 136
cycles. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
,
87
,
98
design . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
Pointer, Instruction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
Power
and grounding . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 249
connections. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 249
dissipation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 257
,
261
Power-on Configuration and Initialization . . . . . . . . . . . . 173
Predecode Bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
–
10
,
180
相關(guān)PDF資料
PDF描述
AMD-K6-III 32-Bit Microprocessor Advanced RISC86 Superscalar Microarchitecture and 3D Technology(32位微處理器帶3D技術(shù)和高級(jí)的RISC86超標(biāo)量微體系結(jié)構(gòu))
AMD-K6 Circular Connector; No. of Contacts:5; Series:MS27497; Body Material:Aluminum; Connecting Termination:Crimp; Connector Shell Size:14; Circular Contact Gender:Pin; Circular Shell Style:Wall Mount Receptacle; Insert Arrangement:14-5 RoHS Compliant: No
AMD27C64-150PI 64 Kilobit (8,192 x 8-Bit) CMOS EPROM
AMD27C64 64 Kilobit (8,192 x 8-Bit) CMOS EPROM
AMD27C64-120DC 64 Kilobit (8,192 x 8-Bit) CMOS EPROM
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
AMD-K6-2/300AFR 制造商:Advanced Micro Devices 功能描述:Microprocessor, 32 Bit, 321 Pin, Ceramic, PGA
AMDK62/350AFK 制造商:Advanced Micro Devices 功能描述:
AMD-K6-2/400ACR 制造商:Advanced Micro Devices 功能描述:32-BIT, 400 MHZ, RISC PROCESSOR, CPGA321
AMD-K6-2/500AFX 制造商:Advanced Micro Devices 功能描述:32-BIT, 500 MHz, RISC PROCESSOR, CPGA321
AMD-K6-2+/450ACR 制造商:Advanced Micro Devices 功能描述:32-BIT, 450 MHZ, RISC PROCESSOR, CPGA321
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購

我的聯(lián)系方式

*
*
*