- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄366550 > AM79C930VCW (ADVANCED MICRO DEVICES INC) PCnet-Mobile Single-Chip Wireless LAN Media Access Controller PDF資料下載
參數(shù)資料
| 型號： | AM79C930VCW |
| 廠商： | ADVANCED MICRO DEVICES INC |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | PCnet-Mobile Single-Chip Wireless LAN Media Access Controller |
| 中文描述： | 2 CHANNEL(S), LOCAL AREA NETWORK CONTROLLER, PQFP144 |
| 封裝： | TQFP-144 |
| 文件頁數(shù)： | 123/161頁 |
| 文件大?。?/td> | 691K |
| 代理商： | AM79C930VCW |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁當前第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁
P R E L I M I N A R Y
AMD
123
Am79C930
then a 16-bit deep serial FIFO is inserted into the TX data path. This
FIFO allows for some mismatch to be tolerated in the clock rates
between the Am79C930 internal transmit clock and the external
TXC clock that is connected to the TXC input. Because of this inter-
nal FIFO, the appearance of transmit data from the setting of the
TXS bit in TIR8 will be delayed by 8 bit times whenever the TXCIN
bit has the value of 1.
The control of the function of the TXC pin is described in the Multi-
Function Pinsection.
Data Rate. The value in this register determines the data rate for the
network. The TXC output pin will be affected. The following inter-
pretations have been assigned to these bits:
2:0
DR[2:0]
001b
DR[2:0]
TCR30[2:0]
000
001
010
011
100
101
110
111
000
001
010
011
100
101
110
111
CLKGT20
MIR9[7]
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
Network
Data Rate
reserved
f
CLKIN
÷
20
f
CLKIN
÷
40
f
CLKIN
÷
80
reserved
f
CLKIN
÷
200
f
CLKIN
÷
2000
reserved
f
CLKIN
÷
20
f
CLKIN
÷
40
f
CLKIN
÷
80
f
CLKIN
÷
160
reserved
f
CLKIN
÷
400
f
CLKIN
÷
4000
reserved
The Data Rate bits are used together with the CLKGT20 bit to con-
trol clock divider circuits in the DPLL section of the TAI and in the
Transmit State machine section of the TAI. Specifically, the DPLL
clock source will always be set at a rate of 20 times the desired Net-
work Data rate in order to provide the appropriate amount of over-
sampling to insure proper DPLL tracking of the incoming signal.
The Transmit State machine section of the TAI logic will receive a
divided clock that is equal to the desired Network Data Rate.
Note that if the CLKIN frequency is greater than 20 MHz, then the
CLKGT20 bit must be set to 1.
TCR31: Device Revision
This register is the Device Revision register.
CONFIGURATION REGISTER INDEX:
1Fh
Bit
Name
Reset Value
Description
7–0
REV[7:0]
01h
Revision Number. The value in this field contains the revision num-
ber for the current device. The lowest revision number is 01h.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| AM79C940VCW | Media Access Controller for Ethernet (MACE) |
| AM79C940 | Media Access Controller for Ethernet (MACE) |
| AM79C940JCW | Media Access Controller for Ethernet (MACE) |
| AM79C940KCW | Media Access Controller for Ethernet (MACE) |
| AM79C960 | PCnetTM-ISA Single-Chip Ethernet Controller |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| AM79C940 | 制造商:AMD 制造商全稱:Advanced Micro Devices 功能描述:Media Access Controller for Ethernet (MACE) |
| AM79C940_00 | 制造商:AMD 制造商全稱:Advanced Micro Devices 功能描述:Media Access Controller for Ethernet (MACE⑩) |
| AM79C940-16/25 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述: |
| AM79C940-16JC | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:LAN Node Controller |
| AM79C940-25JC | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:LAN Node Controller |
發(fā)布緊急采購，3分鐘左右您將得到回復。