參數(shù)資料
型號(hào): AM3505AZERA
廠商: TEXAS INSTRUMENTS INC
元件分類: 微控制器/微處理器
英文描述: MICROPROCESSOR, PBGA484
封裝: 23 X 23 MM, 1 MM PITCH, GREEN, PLASTIC, MO-151, BGA-494
文件頁(yè)數(shù): 85/221頁(yè)
文件大?。?/td> 2153K
代理商: AM3505AZERA
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)當(dāng)前第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)第129頁(yè)第130頁(yè)第131頁(yè)第132頁(yè)第133頁(yè)第134頁(yè)第135頁(yè)第136頁(yè)第137頁(yè)第138頁(yè)第139頁(yè)第140頁(yè)第141頁(yè)第142頁(yè)第143頁(yè)第144頁(yè)第145頁(yè)第146頁(yè)第147頁(yè)第148頁(yè)第149頁(yè)第150頁(yè)第151頁(yè)第152頁(yè)第153頁(yè)第154頁(yè)第155頁(yè)第156頁(yè)第157頁(yè)第158頁(yè)第159頁(yè)第160頁(yè)第161頁(yè)第162頁(yè)第163頁(yè)第164頁(yè)第165頁(yè)第166頁(yè)第167頁(yè)第168頁(yè)第169頁(yè)第170頁(yè)第171頁(yè)第172頁(yè)第173頁(yè)第174頁(yè)第175頁(yè)第176頁(yè)第177頁(yè)第178頁(yè)第179頁(yè)第180頁(yè)第181頁(yè)第182頁(yè)第183頁(yè)第184頁(yè)第185頁(yè)第186頁(yè)第187頁(yè)第188頁(yè)第189頁(yè)第190頁(yè)第191頁(yè)第192頁(yè)第193頁(yè)第194頁(yè)第195頁(yè)第196頁(yè)第197頁(yè)第198頁(yè)第199頁(yè)第200頁(yè)第201頁(yè)第202頁(yè)第203頁(yè)第204頁(yè)第205頁(yè)第206頁(yè)第207頁(yè)第208頁(yè)第209頁(yè)第210頁(yè)第211頁(yè)第212頁(yè)第213頁(yè)第214頁(yè)第215頁(yè)第216頁(yè)第217頁(yè)第218頁(yè)第219頁(yè)第220頁(yè)第221頁(yè)
SPRS550C
– OCTOBER 2009 – REVISED MARCH 2011
Table 6-95. McSPI1, 2, and 4 Interface Switching Characteristics
– Master Mode(1) (2) (3)
NO.
PARAMETER
1.8 V
3.3 V
UNIT
MIN
MAX
MIN
MAX
SM0
tc(CLK)
Cycle time, mcspix_clk
20.83
ns
tj(CLK)
Cycle jitter(4), mcspix_clk
-200
200
-200
200
ps
SM1
tw(CLK)
Pulse duration, mcspix_clk high or low
0.45P(5)
0.55P(5)
0.45P(5)
0.55P(5)
ns
SM4
td(CLKAE-SIMOV)
Delay time, mcspix_clk active edge to
-2.1
5
-3
6
ns
mcspix_simo shifted
SM5
td(CSnA-CLKFE)
Delay time, mcspix_csi active to
Modes 1
A(6) - 3.2
A(6) - 3.0
6
ns
mcspix_clk first edge
and 3
Modes 0
B(7) - 3.2
B(7) -3.0
6
ns
and 2
SM6
td(CLKLE-CSnI)
Delay time, mcspix_clk last edge to
Modes 1
B(7) - 3.2
B(7) - 3.0
ns
mcspix_csi inactive
and 3
Modes 0
A(6) - 3.2
A(6) - 3.0
ns
and 2
SM7
td(CSnAE-SIMOV)
Delay time, mcspix_csi active edge
Modes 0
5
ns
to mcspix_simo shifted
and 2
(1)
Timings are given for a maximum load capacitance of 20 pF for spix_csn signals, 30 pF for spix_clk and spix_simo signals with x = 1 or
2, and 20 pF for spi4_clk and spi4_simo signals.
(2)
In mcspix, x is equal to 1, 2, 3, or 4. In mcspix_csn, n is equal to 0, 1, 2, or 3 for x equal to 1, n is equal to 0 or 1 for x equal to 2 and 3.
n is equal to 0 for x equal to 4.
(3)
The polarity of mcspix_clk and the active edge (rising or falling) on which mcspix_simo is driven and mcspix_somi is latched is all
software configurable.
(4)
Maximum cycle jitter supported by mcspix_clk input clock.
(5)
P = mcspix_clk clock period
(6)
Case P = 20.8 ns, A = (TCS+0.5)*P (TCS is a bit field of MSPI_CHCONFx[26:25] register). Case P
> 20.8 ns, A = TCS*P (TCS is a
bitfield of MSPI_CHCONFx[26:25] register). For more information, see the Device Multichannel Serial Port Interface (McSPI) Reference
Guide [literature number SPRUFV6].
(7)
B = TCS*P (TCS is a bit field of MSPI_CHCONFx[26:25] register). For more information, see the Device Multichannel Serial Port
Interface (McSPI) Reference Guide [literature number SPRUFV6].
The following tables assume testing over the recommended operating conditions.
Table 6-96. McSPI 3 Interface Timing Requirements
– Master Mode(1) (2)
NO.
PARAMETER
1.8 V
3.3 V
UNIT
MIN
MAX
MIN
MAX
SM2
tsu(SOMIV-CLKAE)
Setup time, mcspi3_somi valid before
2.5
4
ns
mcspi3_clk active edge
SM3
th(SOMIV-CLKAE)
Hold time, mcspi3_somi valid after mcspi3_clk
2.89
4
ns
active edge
(1)
The input timing requirements are given by considering a rise time and a fall time of 4 ns.
(2)
In mcspi3_csn, n is equal to 0 or 1. The polarity of mcspi3_clk and the active edge (rising or falling) on which mcspi3_simo is driven and
mcspi3_somi is latched is all software configurable.
Copyright
2009–2011, Texas Instruments Incorporated
TIMING REQUIREMENTS AND SWITCHING CHARACTERISTICS
175
Product Folder Link(s): AM3517 AM3505
相關(guān)PDF資料
PDF描述
AM3505AZER MICROPROCESSOR, PBGA484
AM41PDS3224DT11IT SPECIALTY MEMORY CIRCUIT, PBGA73
AM42-0040 5900 MHz - 6400 MHz RF/MICROWAVE NARROW BAND MEDIUM POWER AMPLIFIER
AM93L425SA/DMC 1K X 1 STANDARD SRAM, 40 ns, CDIP16
AM93L425A/LMC 1K X 1 STANDARD SRAM, 55 ns, CQCC20
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
AM3505AZERAC 功能描述:微處理器 - MPU Sitara ARM Microproc RoHS:否 制造商:Atmel 處理器系列:SAMA5D31 核心:ARM Cortex A5 數(shù)據(jù)總線寬度:32 bit 最大時(shí)鐘頻率:536 MHz 程序存儲(chǔ)器大小:32 KB 數(shù)據(jù) RAM 大小:128 KB 接口類型:CAN, Ethernet, LIN, SPI,TWI, UART, USB 工作電源電壓:1.8 V to 3.3 V 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-324
AM3505AZERC 功能描述:微處理器 - MPU Sitara ARM Microproc RoHS:否 制造商:Atmel 處理器系列:SAMA5D31 核心:ARM Cortex A5 數(shù)據(jù)總線寬度:32 bit 最大時(shí)鐘頻率:536 MHz 程序存儲(chǔ)器大小:32 KB 數(shù)據(jù) RAM 大小:128 KB 接口類型:CAN, Ethernet, LIN, SPI,TWI, UART, USB 工作電源電壓:1.8 V to 3.3 V 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-324
AM3505ZCN 制造商:Texas Instruments 功能描述:
AM3505ZER 制造商:Texas Instruments 功能描述:
AM350C-F04D-T 制造商:SMC Corporation of America 功能描述:Mist sep G1/2 N/O autodrain + indicator