參數(shù)資料
型號： AM3505AZERA
廠商： TEXAS INSTRUMENTS INC
元件分類： 微控制器/微處理器
英文描述： MICROPROCESSOR, PBGA484
封裝： 23 X 23 MM, 1 MM PITCH, GREEN, PLASTIC, MO-151, BGA-494
文件頁數(shù)： 22/221頁
文件大?。?/td> 2153K
代理商： AM3505AZERA
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁當前第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁
SPRS550C
– OCTOBER 2009 – REVISED MARCH 2011
Table 6-6. GPMC/NOR Flash Interface Asynchronous Timing
– Internal Parameters(1) (2) (continued)
NO.
PARAMETER
1.8V,3.3V
UNIT
MIN
MAX
FI7
Maximum output enable generation delay from internal functional clock
6.5
ns
FI8
Maximum write enable generation delay from internal functional clock
6.5
ns
FI9
Maximum functional clock skew
100
ps
Table 6-7. GPMC/NOR Flash Interface Timing Requirements
– Asynchronous Mode
NO.
PARAMETER
1.8V,3.3V
UNIT
MIN
MAX
FA5(1)
tacc(DAT)
Data maximum access time
H(2)
GPMC_FCLK cycles
FA20(3)
tacc1-pgmode(DAT)
Page mode successive data maximum
P(4)
GPMC_FCLK cycles
access time
FA21(5)
tacc2-pgmode(DAT)
Page mode first data maximum access
H(2)
GPMC_FCLK cycles
time
(1)
The FA5 parameter illustrates the amount of time required to internally sample input Data. It is expressed in number of GPMC functional
clock cycles. From start of read cycle and after FA5 functional clock cycles, input Data is internally sampled by active functional clock
edge. FA5 value must be stored inside the AccessTime register bit field.
(2)
H = AccessTime * (TimeParaGranularity + 1)
(3)
The FA20 parameter illustrates amount of time required to internally sample successive input Page Data. It is expressed in number of
GPMC functional clock cycles. After each access to input Page Data, next input Page Data is internally sampled by active functional
clock edge after FA20 functional clock cycles. The FA20 value must be stored in the PageBurstAccessTime register bit field.
(4)
P = PageBurstAccessTime * (TimeParaGranularity + 1)
(5)
The FA21 parameter illustrates amount of time required to internally sample first input Page Data. It is expressed in number of GPMC
functional clock cycles. From start of read cycle and after FA21 functional clock cycles, First input Page Data is internally sampled by
active functional clock edge. FA21 value must be stored inside the AccessTime register bit field.
Table 6-8. GPMC/NOR Flash Interface Switching Characteristics
– Asynchronous Mode
NO.
PARAMETER
1.8V/ 3.3V
UNIT
MIN
MAX
tR(DO)
Rise time, output data
2.0
ns
tF(DO)
Fall time, output data
2.0
ns
FA0
tW(nBEV)
Pulse duration,
Read
ns
gpmc_nbe0_cle,
Write
ns
gpmc_nbe1 valid time
FA1
tW(nCSV)
Pulse duration,
Read
ns
Write
ns
FA3
td(nCSV-nADVIV)
Delay time,
Read
– 0.2
B(2) + 2.0
ns
Write
– 0.2
B(2) + 2.0
ns
gpmc_nadv_ale invalid
FA4
td(nCSV-nOEIV)
Delay time, gpmc_ncsx(13) valid to
– 0.2
C(3) + 2.0
ns
gpmc_noe invalid (Single read)
FA9
td(AV-nCSV)
Delay time, address bus valid to
– 0.2
J(9) + 2.0
ns
FA10
td(nBEV-nCSV)
Delay time, gpmc_nbe0_cle,
– 0.2
J(9) + 2.0
ns
gpmc_nbe1 valid to gpmc_ncsx(13)
valid
FA12
td(nCSV-nADVV)
Delay time, gpmc_ncsx(13) valid to
– 0.2
K(10) + 2.0
ns
gpmc_nadv_ale valid
FA13
td(nCSV-nOEV)
Delay time, gpmc_ncsx(13) valid to
– 0.2
L(11) + 2.0
ns
gpmc_noe valid
FA14
td(nCSV-IODIR)
Delay time, gpmc_ncsx(13) valid to
– 0.2
L(11) + 2.0
ns
gpmc_io_dir high
FA15
td(nCSV-IODIR)
Delay time, gpmc_ncsx(13) valid to
– 0.2
M(14) + 2.0
ns
gpmc_io_dir low
FA16
tw(AIV)
Address invalid duration between 2
ns
successive R/W accesses
118
TIMING REQUIREMENTS AND SWITCHING CHARACTERISTICS
Copyright
2009–2011, Texas Instruments Incorporated
Product Folder Link(s): AM3517 AM3505
相關PDF資料
PDF描述
AM3505AZER MICROPROCESSOR, PBGA484
AM41PDS3224DT11IT SPECIALTY MEMORY CIRCUIT, PBGA73
AM42-0040 5900 MHz - 6400 MHz RF/MICROWAVE NARROW BAND MEDIUM POWER AMPLIFIER
AM93L425SA/DMC 1K X 1 STANDARD SRAM, 40 ns, CDIP16
AM93L425A/LMC 1K X 1 STANDARD SRAM, 55 ns, CQCC20
相關代理商/技術參數(shù)
參數(shù)描述
AM3505AZERAC 功能描述:微處理器 - MPU Sitara ARM Microproc RoHS:否 制造商:Atmel 處理器系列:SAMA5D31 核心:ARM Cortex A5 數(shù)據(jù)總線寬度:32 bit 最大時鐘頻率:536 MHz 程序存儲器大小:32 KB 數(shù)據(jù) RAM 大小:128 KB 接口類型:CAN, Ethernet, LIN, SPI,TWI, UART, USB 工作電源電壓:1.8 V to 3.3 V 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-324
AM3505AZERC 功能描述:微處理器 - MPU Sitara ARM Microproc RoHS:否 制造商:Atmel 處理器系列:SAMA5D31 核心:ARM Cortex A5 數(shù)據(jù)總線寬度:32 bit 最大時鐘頻率:536 MHz 程序存儲器大小:32 KB 數(shù)據(jù) RAM 大小:128 KB 接口類型:CAN, Ethernet, LIN, SPI,TWI, UART, USB 工作電源電壓:1.8 V to 3.3 V 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-324
AM3505ZCN 制造商:Texas Instruments 功能描述:
AM3505ZER 制造商:Texas Instruments 功能描述:
AM350C-F04D-T 制造商:SMC Corporation of America 功能描述:Mist sep G1/2 N/O autodrain + indicator
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*