參數(shù)資料
型號(hào)： AD9557BCPZ-REEL7
廠商： Analog Devices Inc
文件頁數(shù)： 76/92頁
文件大?。?/td> 0K
描述： IC CLK XLATR PLL 1250MHZ 40LFCSP
產(chǎn)品變化通告： Minor Mask Change 11/Apr/2012
標(biāo)準(zhǔn)包裝： 750
類型： 時(shí)鐘/頻率轉(zhuǎn)換器
PLL： 是
主要目的： 以太網(wǎng)，SONET/SDH
輸入： CMOS，LVDS，LVPECL
輸出： CMOS，HSTL，LVDS
電路數(shù)： 1
比率 - 輸入:輸出： 2:2
差分 - 輸入:輸出： 是/是
頻率 - 最大： 1.25GHz
電源電壓： 1.71 V ~ 3.465 V
工作溫度： -40°C ~ 85°C
安裝類型： 表面貼裝
封裝/外殼： 40-VFQFN 裸露焊盤，CSP
供應(yīng)商設(shè)備封裝： 40-LFCSP-VQ（6x6）
包裝： 帶卷 (TR)
AD9557
Data Sheet
Rev. B | Page 78 of 92
Table 80. DPLL Loop BW Scaling Factor—REFA Profile1
Address
Bits
Bit Name
Description
0x070F
[7:0]
DPLL loop BW scaling factor
(unit of 0.1 Hz)
Digital PLL loop bandwidth scaling factor, Bits[7:0] (default: 0xF4).
0x0710
[7:0]
Digital PLL loop bandwidth scaling factor, Bits[15:8] (default: 0x01).
The default for Register 0x070F to Register 0x0710 = 0x01F4 = 500 (50 Hz loop bandwidth.
The loop bandwidth should always be less than the DPLL phase detector frequency
divided by 20.
0x0711
[7:1]
Reserved
Default: 0x00.
0
BW scaling factor
Digital PLL loop bandwidth scaling factor, Bit 16 (default: 0b).
1
Note that the default DPLL loop bandwidth is 50.4 Hz.
Table 81. R Divider—REFA Profile
Address
Bits
Bit Name
Description
0x0712
[7:0]
R divider
DPLL integer reference divider (minus 1), Bits[7:0] (default: 0xC5)
0x0713
[7:0]
DPLL integer reference divider, Bits[15:8] (default: 0x00)
0x0714
[7:5]
Reserved
Default: 0x0
4
Enable REFA div2
Enables the reference input divide-by-2 for REFA
0 = bypass the divide-by-2 (default)
1 = enable the divide-by-2
[3:0]
R divider
DPLL integer reference divider, Bits[19:16] (default: 0x0)
The default for Register 0x0712 to Register 0x0714 = 0x000C5 = 197 (which equals R = 198)
Table 82. Integer Part of Fractional Feedback Divider N1—REFA Profile
Address
Bits
Bit Name
Description
0x0715
[7:0]
Integer Part N1
DPLL integer feedback divider (minus 1), Bits[7:0] (default: 0x6B)
0x0716
[7:0]
DPLL integer feedback divider, Bits[15:8] (default: 0x07)
0x0717
[7:1]
Reserved
Default: 0x00
0
Integer Part N1
DPLL integer feedback divider, Bit 16 (default: 0b)
The default for Register 0x0715 to Register 0x717 = 0x0076B = (which equals N1 = 1900)
Table 83. Fractional Part of Fractional Feedback Divider FRAC1—REFA Profile
Address
Bits
Bit Name
Description
0x0718
[7:0]
Digital PLL fractional
feedback divider—FRAC1
The numerator of the fractional-N feedback divider, Bits[7:0] (default: 0x04)
0x0719
[7:0]
The numerator of the fractional-N feedback divider, Bits[15:8] (default: 0x00)
0x071A
[7:0]
The numerator of the fractional-N feedback divider, Bits[23:16] (default: 0x00)
Table 84. Modulus of Fractional Feedback Divider MOD1—REFA Profile
Address
Bits
Bit Name
Description
0x071B
[7:0]
Digital PLL feedback
divider modulus—MOD1
The denominator of the fractional-N feedback divider, Bits[7:0] (default: 0x05)
0x071C
[7:0]
The denominator of the fractional-N feedback divider, Bits[15:8] (default: 0x00)
0x071D
[7:0]
The denominator of the fractional-N feedback divider, Bits[23:16] (default: 0x00)
Table 85. Phase and Frequency Lock Detector Controls—REFA Profile
Address
Bits
Bit Name
Description
0x071E
[7:0]
Phase lock threshold
Phase lock threshold, Bits[7:0] (default: 0xBC); default of 0x02BC = 700 ps
0x071F
[7:0]
Phase lock threshold, Bits[15:8] (default: 0x02)
0x0720
[7:0]
Phase lock fill rate
Phase lock fill rate, Bits[7:0] (default: 0x0A = 10 code/PFD cycle)
0x0721
[7:0]
Phase lock drain rate
Phase lock drain rate, Bits[7:0] (default: 0x0A = 10 code/PFD cycle)
0x0722
[7:0]
Frequency lock threshold
Frequency lock threshold, Bits[7:0] (default: 0xBC); default of 0x02BC = 700 ps
0x0723
[7:0]
Frequency lock threshold, Bits[15:8] (default: 0x02)
0x0724
[7:0]
Frequency lock threshold, Bits[23:16] (default: 0x00)
0x0725
[7:0]
Frequency lock fill rate
Frequency lock fill rate, Bits[7:0] (default: 0x0A = 10 code/PFD cycle)
0x0726
[7:0]
Frequency lock drain rate
Frequency lock drain rate, Bits[7:0] (default: 0x0A = 10 code/PFD cycle)
相關(guān)PDF資料
PDF描述
AD9558BCPZ-REEL7 IC CLK XLATR PLL 1250MHZ 64LFCSP
AD9571ACPZPEC-R7 IC PLL CLOCK GEN 25MHZ 40LFCSP
AD9572ACPZLVD-R7 IC PLL CLOCK GEN 25MHZ 40LFCSP
AD9573ARUZ-RL7 IC PCI CLCOK GEN 25MHZ 16TSSOP
AD9575ARUZPEC IC PLL CLOCK GEN 25MHZ 16TSSOP
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
AD9558 制造商:AD 制造商全稱:Analog Devices 功能描述:Quad Input Multiservice Line Card Adaptive
AD9558/PCBZ 功能描述:BOARD EVAL FOR AD9558 RoHS:是 類別:編程器，開發(fā)系統(tǒng) >> 評(píng)估演示板和套件 系列:* 標(biāo)準(zhǔn)包裝:1 系列:- 主要目的:電信，線路接口單元（LIU） 嵌入式:- 已用 IC / 零件:IDT82V2081 主要屬性:T1/J1/E1 LIU 次要屬性:- 已供物品:板，電源，線纜，CD 其它名稱:82EBV2081
AD9558BCPZ 功能描述:IC CLOCK TRANSLATOR 64LFCSP RoHS:是 類別:集成電路 (IC) >> 時(shí)鐘/計(jì)時(shí) - 專用 系列:- 標(biāo)準(zhǔn)包裝:1 系列:- 類型:時(shí)鐘/頻率發(fā)生器，多路復(fù)用器 PLL:是 主要目的:存儲(chǔ)器，RDRAM 輸入:晶體 輸出:LVCMOS 電路數(shù):1 比率 - 輸入:輸出:1:2 差分 - 輸入:輸出:無/是 頻率 - 最大:400MHz 電源電壓:3 V ~ 3.6 V 工作溫度:0°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:16-TSSOP（0.173"，4.40mm 寬） 供應(yīng)商設(shè)備封裝:16-TSSOP 包裝:Digi-Reel® 其它名稱:296-6719-6
AD9558BCPZ-REEL7 功能描述:IC CLK XLATR PLL 1250MHZ 64LFCSP RoHS:是 類別:集成電路 (IC) >> 時(shí)鐘/計(jì)時(shí) - 專用 系列:- 標(biāo)準(zhǔn)包裝:28 系列:- 類型:時(shí)鐘/頻率發(fā)生器 PLL:是 主要目的:Intel CPU 服務(wù)器 輸入:時(shí)鐘 輸出:LVCMOS 電路數(shù):1 比率 - 輸入:輸出:3:22 差分 - 輸入:輸出:無/是 頻率 - 最大:400MHz 電源電壓:3.135 V ~ 3.465 V 工作溫度:0°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:64-TFSOP （0.240"，6.10mm 寬） 供應(yīng)商設(shè)備封裝:64-TSSOP 包裝:管件
AD9559 制造商:AD 制造商全稱:Analog Devices 功能描述:Dual PLL, Quad Input, Multiservice Line Card Adaptive Clock Translator
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購

我的聯(lián)系方式

*
*
*