- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄1987 > AD9557BCPZ-REEL7 (Analog Devices Inc)IC CLK XLATR PLL 1250MHZ 40LFCSP PDF資料下載
參數(shù)資料
| 型號： | AD9557BCPZ-REEL7 |
| 廠商： | Analog Devices Inc |
| 文件頁數(shù)： | 69/92頁 |
| 文件大小： | 0K |
| 描述： | IC CLK XLATR PLL 1250MHZ 40LFCSP |
| 產(chǎn)品變化通告： | Minor Mask Change 11/Apr/2012 |
| 標準包裝： | 750 |
| 類型： | 時鐘/頻率轉換器 |
| PLL： | 是 |
| 主要目的： | 以太網(wǎng)，SONET/SDH |
| 輸入： | CMOS，LVDS，LVPECL |
| 輸出： | CMOS，HSTL，LVDS |
| 電路數(shù)： | 1 |
| 比率 - 輸入:輸出： | 2:2 |
| 差分 - 輸入:輸出： | 是/是 |
| 頻率 - 最大： | 1.25GHz |
| 電源電壓： | 1.71 V ~ 3.465 V |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 40-VFQFN 裸露焊盤，CSP |
| 供應商設備封裝： | 40-LFCSP-VQ（6x6） |
| 包裝： | 帶卷 (TR) |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁當前第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁
Data Sheet
AD9557
Rev. B | Page 71 of 92
Table 60. History Accumulation Timer
Address
Bits
Bit Name
Description
0x0314
[7:0]
History accumulation timer (ms)
History accumulation timer bits[7:0].
Default: 0x0A. For Register 0x0314 and Register 0x0315, 0x000A = 10 ms.
Maximum is 65 sec. This register controls the amount of tuning word averaging used to
determine the tuning word used in holdover. Never program a timer value of zero.
The default value is 0x000A = 10 decimal, which equates to 10 ms.
0x0315
[7:0]
History accumulation timer bits[15:8].
Default: 0x00.
Table 61. History Mode
Address
Bits
Bit Name
Description
0x0316
[7:5]
Reserved
Reserved.
4
Single sample fallback
Controls holdover history. If tuning word history is not available for the reference
that was active just prior to holdover, then:
0 (default) = uses the free run frequency tuning word register value.
1 = uses the last tuning word from the DPLL.
3
Persistent history
Controls holdover history initialization. When switching to a new reference:
0 (default) = clear the tuning word history.
1 = retain the previous tuning word history.
[2:0]
Incremental average
History mode value from 0 to 7 (default: 0).
When set to non-zero, causes the first history accumulation to update prior to the
first complete averaging period. After the first full interval, updates occur only at the
full period.
0 (default) = update only after the full interval has elapsed.
1 = update at 1/2 the full interval.
2 = update at 1/4 and 1/2 of the full interval.
3 = update at 1/8, 1/4, and 1/2 of the full interval.
...
7 = update at 1/256, 1/128, 1/64, 1/32, 1/16, 1/8, 1/4, and 1/2 of the full interval.
Table 62. Base Digital Loop Filter with High Phase Margin (PM = 88.5°, BW = 0.1 Hz, Third Pole Frequency = 10 Hz, N1 = 1)1
Address
Bits
Bit Name
Description
0x0317
[7:0]
HPM Alpha-0 linear
Alpha-0 coefficient linear bits[7:0].
Default: 0x8C
0x0318
[7:0]
Alpha-0 coefficient linear bits[15:8]
0x0319
7
Reserved
[6:0]
HPM Alpha-1 exponent
Alpha-1 coefficient exponent bits[6:0]
0x031A
[7:0]
HPM Beta-0 linear
Beta-0 coefficient linear bits[7:0]
0x031B
[7:0]
Beta-0 coefficient linear bits[15:8]
0x031C
7
Reserved
[6:0]
HPM Beta-1 exponent
Beta-1 coefficient exponent bits[6:0]
0x031D
[7:0]
HPM Gamma-0 linear
Gamma-0 coefficient linear bits[7:0]
0x031E
[7:0]
Gamma-0 coefficient linear bits[15:8]
0x031F
7
Reserved
[6:0]
HPM Gamma-1 exponent
Gamma-1 coefficient exponent bits[6:0]
0x0320
[7:0]
HPM Delta-0 linear
Delta-0 coefficient linear bits[7:0]
0x0321
[7:0]
Delta-0 coefficient linear bits[15:8]
0x0322
7
Reserved
[6:0]
HPM Delta-1 exponent
Delta-1 coefficient exponent bits[6:0]
1
Note that the base digital loop filter coefficients (α, β, γ, and δ) have the following general form: x(2y), where x is the linear component and y is the exponential
component of the coefficient. The value of the linear component (x) constitutes a fraction, where 0 ≤ x ≤ 1. The exponential component (y) is a signed integer.
相關PDF資料 |
PDF描述 |
|---|---|
| AD9558BCPZ-REEL7 | IC CLK XLATR PLL 1250MHZ 64LFCSP |
| AD9571ACPZPEC-R7 | IC PLL CLOCK GEN 25MHZ 40LFCSP |
| AD9572ACPZLVD-R7 | IC PLL CLOCK GEN 25MHZ 40LFCSP |
| AD9573ARUZ-RL7 | IC PCI CLCOK GEN 25MHZ 16TSSOP |
| AD9575ARUZPEC | IC PLL CLOCK GEN 25MHZ 16TSSOP |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| AD9558 | 制造商:AD 制造商全稱:Analog Devices 功能描述:Quad Input Multiservice Line Card Adaptive |
| AD9558/PCBZ | 功能描述:BOARD EVAL FOR AD9558 RoHS:是 類別:編程器，開發(fā)系統(tǒng) >> 評估演示板和套件 系列:* 標準包裝:1 系列:- 主要目的:電信，線路接口單元（LIU） 嵌入式:- 已用 IC / 零件:IDT82V2081 主要屬性:T1/J1/E1 LIU 次要屬性:- 已供物品:板，電源，線纜，CD 其它名稱:82EBV2081 |
| AD9558BCPZ | 功能描述:IC CLOCK TRANSLATOR 64LFCSP RoHS:是 類別:集成電路 (IC) >> 時鐘/計時 - 專用 系列:- 標準包裝:1 系列:- 類型:時鐘/頻率發(fā)生器，多路復用器 PLL:是 主要目的:存儲器，RDRAM 輸入:晶體 輸出:LVCMOS 電路數(shù):1 比率 - 輸入:輸出:1:2 差分 - 輸入:輸出:無/是 頻率 - 最大:400MHz 電源電壓:3 V ~ 3.6 V 工作溫度:0°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:16-TSSOP（0.173"，4.40mm 寬） 供應商設備封裝:16-TSSOP 包裝:Digi-Reel® 其它名稱:296-6719-6 |
| AD9558BCPZ-REEL7 | 功能描述:IC CLK XLATR PLL 1250MHZ 64LFCSP RoHS:是 類別:集成電路 (IC) >> 時鐘/計時 - 專用 系列:- 標準包裝:28 系列:- 類型:時鐘/頻率發(fā)生器 PLL:是 主要目的:Intel CPU 服務器 輸入:時鐘 輸出:LVCMOS 電路數(shù):1 比率 - 輸入:輸出:3:22 差分 - 輸入:輸出:無/是 頻率 - 最大:400MHz 電源電壓:3.135 V ~ 3.465 V 工作溫度:0°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:64-TFSOP （0.240"，6.10mm 寬） 供應商設備封裝:64-TSSOP 包裝:管件 |
| AD9559 | 制造商:AD 制造商全稱:Analog Devices 功能描述:Dual PLL, Quad Input, Multiservice Line Card Adaptive Clock Translator |
發(fā)布緊急采購，3分鐘左右您將得到回復。