參數(shù)資料
型號： AD7765BRUZ
廠商： Analog Devices Inc
文件頁數(shù)： 19/33頁
文件大?。?/td> 0K
描述： IC ADC 24BIT S/D 156KSPS 28TSSOP
標準包裝： 50
位數(shù)： 24
采樣率（每秒）： 156k
數(shù)據(jù)接口： 串行，SPI?
轉(zhuǎn)換器數(shù)目： 1
功率耗散（最大）： 371mW
電壓電源： 模擬和數(shù)字
工作溫度： -40°C ~ 85°C
安裝類型： 表面貼裝
封裝/外殼： 28-TSSOP（0.173"，4.40mm 寬）
供應商設備封裝： 28-TSSOP
包裝： 管件
輸入數(shù)目和類型： 1 個差分，單極；1 個差分，雙極
產(chǎn)品目錄頁面： 779 (CN2011-ZH PDF)
AD7765
Rev. A | Page 25 of 32
CLOCKING THE AD7765
The AD7765 requires an external low jitter clock source. This
signal is applied to the MCLK pin. An internal clock signal
(ICLK) is derived from the MCLK input signal. The ICLK
controls the internal operation of the AD7765. The maximum
ICLK frequency is
20 MHz. To generate the ICLK,
ICLK = MCLK/2
For output data rates equal to those used in audio systems, a
12.288 MHz ICLK frequency can be used. As shown in Table 6,
output data rates of 96 kHz and 48 kHz are achievable with this
ICLK frequency.
MCLK JITTER REQUIREMENTS
The MCLK jitter requirements depend on a number of factors
and are given by
20
)
dB
(
10
2
)
(
SNR
f
OSR
t
IN
rms
j
×
π
×
=
where:
OSR = oversampling ratio = fICLK/ODR.
fIN = maximum input frequency.
SNR (dB) = target SNR.
Example 1
This example can be taken from Table 6, where:
ODR = 156.25 kHz.
fICLK = 20 MHz.
fIN (max) = 78.625 kHz.
SNR = 104 dB.
ps
29
.
102
10
625
.
78
2
128
35
.
5
3
)
(
=
×
π
×
=
rms
j
t
This is the maximum allowable clock jitter for a full-scale,
78.625 kHz input tone with the given ICLK and output
data rate.
Example 2
This second example can also be taken from Table 6, where:
ODR = 48 kHz.
fICLK = 12.288 MHz.
fIN (max) = 19.2 kHz.
SNR = 109 dB.
ps
470
10
2
.
19
2
256
45
.
5
3
)
(
=
×
π
×
=
rms
j
t
The input amplitude also has an effect on these jitter figures.
For example, if the input level is 3 dB below full scale, the
allowable jitter is increased by a factor of √2, increasing the first
example to 144.65 ps rms. This happens when the maximum
slew rate is decreased by a reduction in amplitude.
Figure 43 and Figure 44 illustrate this point, showing the maxi-
mum slew rate of a sine wave of the same frequency but with
different amplitudes.
1.0
–1.0
0.5
0
–0.5
06519-
022
Figure 43. Maximum Slew Rate of a Sine Wave
with an Amplitude of 2 V p-p
1.0
–1.0
0.5
0
–0.5
06519-
023
Figure 44. Maximum Slew Rate of the Same Frequency Sine Wave as in
Figure 43 with an Amplitude of 1 V p-p
相關PDF資料
PDF描述
HIN232IPZ IC 2DRVR/2RCVR RS232 5V 16-DIP
TAS5711PHPR IC AMP AUD DGTL 20W 2CH 48HTQFP
AD7899ARZ-1 IC ADC 14BIT 400KSPS 5V 28SOIC
HIN202ECBNZ IC 2DRVR/2RCVR RS232 5V 16-SOIC
HIN202CPZ IC TXRX RS-232 5V 16-PDIP
相關代理商/技術參數(shù)
參數(shù)描述
AD7765BRUZ-REEL7 功能描述:IC ADC 24BIT S/D 156KSPS 28TSSOP RoHS:是 類別:集成電路 (IC) >> 數(shù)據(jù)采集 - 模數(shù)轉(zhuǎn)換器 系列:- 標準包裝:1,000 系列:- 位數(shù):12 采樣率（每秒）:300k 數(shù)據(jù)接口:并聯(lián) 轉(zhuǎn)換器數(shù)目:1 功率耗散（最大）:75mW 電壓電源:單電源 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:24-SOIC（0.295"，7.50mm 寬） 供應商設備封裝:24-SOIC 包裝:帶卷 (TR) 輸入數(shù)目和類型:1 個單端，單極；1 個單端，雙極
AD7766 制造商:AD 制造商全稱:Analog Devices 功能描述:24-Bit, 8.5 mW, 109 dB, 128/64/32 kSPS ADCs
AD7766-1 制造商:AD 制造商全稱:Analog Devices 功能描述:24-Bit, 8.5 mW, 109 dB, 128/64/32 kSPS ADCs
AD7766-2 制造商:AD 制造商全稱:Analog Devices 功能描述:24-Bit, 8.5 mW, 109 dB, 128/64/32 kSPS ADCs
AD7766BRUZ 功能描述:IC ADC 24BIT 128KSPS SAR 16TSSOP RoHS:是 類別:集成電路 (IC) >> 數(shù)據(jù)采集 - 模數(shù)轉(zhuǎn)換器 系列:- 其它有關文件:TSA1204 View All Specifications 標準包裝:1 系列:- 位數(shù):12 采樣率（每秒）:20M 數(shù)據(jù)接口:并聯(lián) 轉(zhuǎn)換器數(shù)目:2 功率耗散（最大）:155mW 電壓電源:模擬和數(shù)字 工作溫度:-40°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:48-TQFP 供應商設備封裝:48-TQFP（7x7） 包裝:Digi-Reel® 輸入數(shù)目和類型:4 個單端，單極；2 個差分，單極 產(chǎn)品目錄頁面:1156 (CN2011-ZH PDF) 其它名稱:497-5435-6
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*