參數(shù)資料
型號(hào)： AD7765BRUZ
廠(chǎng)商： Analog Devices Inc
文件頁(yè)數(shù)： 16/33頁(yè)
文件大?。?/td> 0K
描述： IC ADC 24BIT S/D 156KSPS 28TSSOP
標(biāo)準(zhǔn)包裝： 50
位數(shù)： 24
采樣率（每秒）： 156k
數(shù)據(jù)接口： 串行，SPI?
轉(zhuǎn)換器數(shù)目： 1
功率耗散（最大）： 371mW
電壓電源： 模擬和數(shù)字
工作溫度： -40°C ~ 85°C
安裝類(lèi)型： 表面貼裝
封裝/外殼： 28-TSSOP（0.173"，4.40mm 寬）
供應(yīng)商設(shè)備封裝： 28-TSSOP
包裝： 管件
輸入數(shù)目和類(lèi)型： 1 個(gè)差分，單極；1 個(gè)差分，雙極
產(chǎn)品目錄頁(yè)面： 779 (CN2011-ZH PDF)
AD7765
Rev. A | Page 22 of 32
POWER MODES
Low Power Mode
During power-up, the AD7765 defaults to operate in normal
power mode. There is no register write required.
The AD7765 also offers low power mode. To operate the device
in low power mode, the user sets the LPWR bit in the control
register to logic high (see Figure 37). Operating the AD7765 in
low power mode has no impact on the output data rate or
available bandwidth.
SCO (O)
CONTROL REGISTER
ADDRESS 0x0001
LOW POWER MODE
DATA 0x0004
FSI (I)
SDI (I)
32 ×
tSCO
06519-
017
Figure 37. Write Scheme for Low Power Mode
RESET/
The AD7765 features a
PWRDWN Mode
RESET/PWRDWN pin. Holding the
input to this pin logic low places the AD7765 in power-down
mode. All internal circuitry is reset. Apply a RESET pulse to the
AD7765 after initial power-up of the device.
The AD7765 RESET pin is polled by the rising edge of MCLK.
The AD7765 device goes into reset when an MCLK rising
senses the RESET input signal to be logic low. AD7765 comes
out of RESET on the first MCLK rising edge that senses RESET
to be logic high.
The best practice is to ensure that all transitions of RESET
occur synchronously with the falling edge of MCLK; otherwise,
adhere to the timing requirements shown in Figure 38.
RESET should be kept logic low for a minimum of 1 MCLK
period for a valid reset to occur.
In cases where multiple AD7765 devices are being synchronized
using the SYNC pulse and in the case of daisy chaining multiple
AD7765 devices, a common RESET pulse must be provided in
addition to the common
06519-
304
MCLK
tR MIN
1 ×
tMCLK
tR HOLD
tR SETUP
RESET
SYNC and MCLK signals.
Figure 38. RESET
DECIMATION RATE PIN
Timing Synchronous to MCLK
The decimation rate of the AD7765 is selected using the
DEC_RATE pin. Table 11 shows the voltage input settings
required for each of the three decimation rates.
Table 11. DEC_RATE Pin Settings
Decimate
DEC_RATE Pin
Maximum Output Data Rate
128×
DVDD
156.25 kHz
256×
GND
78.125 kHz
相關(guān)PDF資料
PDF描述
HIN232IPZ IC 2DRVR/2RCVR RS232 5V 16-DIP
TAS5711PHPR IC AMP AUD DGTL 20W 2CH 48HTQFP
AD7899ARZ-1 IC ADC 14BIT 400KSPS 5V 28SOIC
HIN202ECBNZ IC 2DRVR/2RCVR RS232 5V 16-SOIC
HIN202CPZ IC TXRX RS-232 5V 16-PDIP
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
AD7765BRUZ-REEL7 功能描述:IC ADC 24BIT S/D 156KSPS 28TSSOP RoHS:是 類(lèi)別:集成電路 (IC) >> 數(shù)據(jù)采集 - 模數(shù)轉(zhuǎn)換器 系列:- 標(biāo)準(zhǔn)包裝:1,000 系列:- 位數(shù):12 采樣率（每秒）:300k 數(shù)據(jù)接口:并聯(lián) 轉(zhuǎn)換器數(shù)目:1 功率耗散（最大）:75mW 電壓電源:單電源 工作溫度:0°C ~ 70°C 安裝類(lèi)型:表面貼裝 封裝/外殼:24-SOIC（0.295"，7.50mm 寬） 供應(yīng)商設(shè)備封裝:24-SOIC 包裝:帶卷 (TR) 輸入數(shù)目和類(lèi)型:1 個(gè)單端，單極；1 個(gè)單端，雙極
AD7766 制造商:AD 制造商全稱(chēng):Analog Devices 功能描述:24-Bit, 8.5 mW, 109 dB, 128/64/32 kSPS ADCs
AD7766-1 制造商:AD 制造商全稱(chēng):Analog Devices 功能描述:24-Bit, 8.5 mW, 109 dB, 128/64/32 kSPS ADCs
AD7766-2 制造商:AD 制造商全稱(chēng):Analog Devices 功能描述:24-Bit, 8.5 mW, 109 dB, 128/64/32 kSPS ADCs
AD7766BRUZ 功能描述:IC ADC 24BIT 128KSPS SAR 16TSSOP RoHS:是 類(lèi)別:集成電路 (IC) >> 數(shù)據(jù)采集 - 模數(shù)轉(zhuǎn)換器 系列:- 其它有關(guān)文件:TSA1204 View All Specifications 標(biāo)準(zhǔn)包裝:1 系列:- 位數(shù):12 采樣率（每秒）:20M 數(shù)據(jù)接口:并聯(lián) 轉(zhuǎn)換器數(shù)目:2 功率耗散（最大）:155mW 電壓電源:模擬和數(shù)字 工作溫度:-40°C ~ 85°C 安裝類(lèi)型:表面貼裝 封裝/外殼:48-TQFP 供應(yīng)商設(shè)備封裝:48-TQFP（7x7） 包裝:Digi-Reel® 輸入數(shù)目和類(lèi)型:4 個(gè)單端，單極；2 個(gè)差分，單極 產(chǎn)品目錄頁(yè)面:1156 (CN2011-ZH PDF) 其它名稱(chēng):497-5435-6
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫(xiě)一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠(chǎng)商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*