- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄1976 > XRM48L950ZWTT (Texas Instruments)MCU 16/32Bit FLASH 3MB 337NFBGA PDF資料下載
參數(shù)資料
| 型號： | XRM48L950ZWTT |
| 廠商： | Texas Instruments |
| 文件頁數(shù)： | 158/176頁 |
| 文件大小： | 0K |
| 描述： | MCU 16/32Bit FLASH 3MB 337NFBGA |
| 標準包裝： | 1 |
| 系列： | Hercules™ ARM® RM4x |
| 應用： | 工業(yè)安全，醫(yī)療 |
| 核心處理器： | ARM? Cortex? - R4F |
| 程序存儲器類型： | 閃存（3MB） |
| 控制器系列： | RM4 |
| RAM 容量： | 256K x 8 |
| 接口： | CAN，以太網(wǎng)，I²C，LIN，MibSPI，SCI，SPI，USB |
| 輸入/輸出數(shù)： | 120 |
| 電源電壓： | 1.14 V ~ 3.6 V |
| 工作溫度： | -40°C ~ 105°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 337-LFBGA |
| 包裝： | 托盤 |
| 供應商設備封裝： | 337-NFBGA（16x16） |
| 其它名稱： | 296-29390 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁當前第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁
SPNS174A – APRIL 2012 – REVISED SEPTEMBER 2013
4.10.2 Main Features of Flash Module
Support for multiple flash banks for program and/or data storage
Simultaneous read access on a bank while performing program or erase operation on any other bank
Integrated state machines to automate flash erase and program operations
Software interface for flash program and erase operations
Pipelined mode operation to improve instruction access interface bandwidth
Support for Single Error Correction Double Error Detection (SECDED) block inside Cortex-R4F CPU
–
Error address is captured for host system debugging
Support for a rich set of diagnostic features
4.10.3 ECC Protection for Flash Accesses
All accesses to the program flash memory are protected by Single Error Correction Double Error Detection
(SECDED) logic embedded inside the CPU. The flash module provides 8 bits of ECC code for 64 bits of
instructions or data fetched from the flash memory. The CPU calculates the expected ECC code based on
the 64 bits received and compares it with the ECC code returned by the flash module. A signle-bit error is
corrected and flagged by the CPU, while a multi-bit error is only flagged. The CPU signals an ECC error
via its Event bus. This signaling mechanism is not enabled by default and must be enabled by setting the
"X" bit of the Performance Monitor Control Register, c9.
MRC p15,#0,r1,c9,c12,#0
;Enabling Event monitor states
ORR r1, r1, #0x00000010
MCR p15,#0,r1,c9,c12,#0
;Set 4th bit (‘X’) of PMNC register
MRC p15,#0,r1,c9,c12,#0
The application must also explicitly enable the CPU's ECC checking for accesses on the CPU's ATCM
and BTCM interfaces. These are connected to the program flash and data RAM respectively. ECC
checking for these interfaces can be done by setting the B1TCMPCEN, B0TCMPCEN and ATCMPCEN
bits of the System Control coprocessor's Auxiliary Control Register, c1.
MRC p15, #0, r1, c1, c0, #1
ORR r1, r1, #0x0e000000
;Enable ECC checking for ATCM and BTCMs
DMB
MCR p15, #0, r1, c1, c0, #1
4.10.4 Flash Access Speeds
For information on flash memory access speeds and the relevant wait states required, refer to Section 3.4.
4.10.5 Flash Program and Erase Timings for Program Flash
Table 4-23. Timing Specifications for Program Flash
Parameter
MIN
NOM
MAX
Unit
tprog (144bit)
Wide Word (144bit) programming time
40
300
s
tprog (Total)
3MByte programming time(1)
-40°C to 105°C
32
s
0°C to 60°C, for first
8
16
s
25 cycles
terase
Sector/Bank erase time(2)
-40°C to 105°C
0.03
4
s
0°C to 60°C, for first
16
100
ms
25 cycles
twec
Write/erase cycles with 15 year Data Retention
-40°C to 105°C
1000
cycles
requirement
(1)
This programming time includes overhead of state machine, but does not include data transfer time. The programming time assumes
programming 144 bits at a time at the maximum specified operating frequency.
(2)
During bank erase, the selected sectors are erased simultaneously. The time to erase the bank is specified as equal to the time to erase
a sector.
82
System Information and Electrical Specifications
Copyright 2012–2013, Texas Instruments Incorporated
相關PDF資料 |
PDF描述 |
|---|---|
| XRT59L91ID-F | IC LIU E1 SGL 3.3V 16SOIC |
| XRT59L921IB | IC LIU E1 21CH 316STBGA |
| XRT72L50IQ-F | IC FRAMER DS3/E3 SGL 100QFP |
| XRT72L52IQTR-F | IC FRAMER DS3/E3 2CH 160QFP |
| XRT72L53IB-F | IC FRAMER DS3/E3 3CH 272PBGA |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| XRM48L952PGET | 功能描述:ARM微控制器 - MCU 16/32B RISC Fl. MCU RoHS:否 制造商:STMicroelectronics 核心:ARM Cortex M4F 處理器系列:STM32F373xx 數(shù)據(jù)總線寬度:32 bit 最大時鐘頻率:72 MHz 程序存儲器大小:256 KB 數(shù)據(jù) RAM 大小:32 KB 片上 ADC:Yes 工作電源電壓:1.65 V to 3.6 V, 2 V to 3.6 V, 2.2 V to 3.6 V 工作溫度范圍:- 40 C to + 85 C 封裝 / 箱體:LQFP-48 安裝風格:SMD/SMT |
| XRM48L952ZWTT | 功能描述:ARM微控制器 - MCU 16/32B RISC Fl. MCU RoHS:否 制造商:STMicroelectronics 核心:ARM Cortex M4F 處理器系列:STM32F373xx 數(shù)據(jù)總線寬度:32 bit 最大時鐘頻率:72 MHz 程序存儲器大小:256 KB 數(shù)據(jù) RAM 大小:32 KB 片上 ADC:Yes 工作電源電壓:1.65 V to 3.6 V, 2 V to 3.6 V, 2.2 V to 3.6 V 工作溫度范圍:- 40 C to + 85 C 封裝 / 箱體:LQFP-48 安裝風格:SMD/SMT |
| XRMQ108D00 | 制造商:TE Connectivity 功能描述: |
| XRMQ208K005+01 | 制造商:TE Connectivity 功能描述: |
| XRMQ208K00501-01 | 制造商:TE Connectivity 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復。