參數(shù)資料
型號： XC912BC32CFUE8
廠商： Freescale Semiconductor
文件頁數(shù)： 132/334頁
文件大?。?/td> 0K
描述： MCU 16BIT 32K FLASH 80-QFP
標準包裝： 84
系列： HC12
核心處理器： CPU12
芯體尺寸： 16-位
速度： 8MHz
連通性： SCI，SPI
外圍設備： POR，PWM，WDT
輸入/輸出數(shù)： 63
程序存儲器容量： 32KB（32K x 8）
程序存儲器類型： 閃存
EEPROM 大?。?/td> 768 x 8
RAM 容量： 1K x 8
電壓 - 電源 (Vcc/Vdd)： 4.5 V ~ 5.5 V
數(shù)據(jù)轉換器： A/D 8x10b
振蕩器型： 外部
工作溫度： -40°C ~ 85°C
封裝/外殼： 80-QFP
包裝： 托盤
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁當前第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁第328頁第329頁第330頁第331頁第332頁第333頁第334頁
Loopback Modes
M68HC12B Family Data Sheet, Rev. 9.1
Freescale Semiconductor
217
15.5.3 BDLC Stop and CPU Stop Mode
This power-conserving mode is entered automatically from run mode when the WCM bit in the BCR1
register is set followed by a CPU STOP instruction. This is the lowest-power mode that the BDLC can
enter.
In this mode:
The BDLC internal clocks are stopped.
The CPU internal clocks are stopped.
The BDLC awaits J1850 network activity.
The first passive-to-active transition on the J1850 network generates a non-maskable ($20) CPU interrupt
request by the BDLC, allowing the CPU clocks to restart and the BDLC internal clocks to restart.
Therefore, the new message which wakes up the BDLC from the BDLC stop mode and the CPU from the
CPU wait mode are not received correctly. This is due primarily to the time required for the MCU’s
oscillator to stabilize before the clocks can be applied internally to the other MCU modules, including the
BDLC.
NOTE
Ensure that all transmissions are complete or aborted prior to putting the
BDLC into stop mode (WCM = 1 in BCR1).
15.6 Loopback Modes
Two loopback modes are used to determine the source of bus faults.
15.6.0.1 Digital Loopback Mode
When a bus fault has been detected, the digital loopback mode is used to determine if the fault condition
is caused by failure in the node’s internal circuits or elsewhere in the network, including the node’s analog
physical interface. In this mode, the transmit digital output pin (BDTxD) and the receive digital input pin
(BDRxD) of the digital interface are disconnected from the analog physical interface and tied together to
allow the digital portion of the BDLC to transmit and receive its own messages without driving the J1850
bus.
15.6.0.2 Analog Loopback Mode
Analog loopback mode is used to determine if a bus fault has been caused by a failure in the node’s
off-chip analog transceiver or elsewhere in the network. The BDLC analog loopback mode does not
modify the digital transmit or receive functions of the BDLC. It does, however, ensure that once analog
loopback mode is exited, the BDLC waits for an idle bus condition before participation in network
communication resumes. If the off-chip analog transceiver has a loopback mode, it usually causes the
input to the output drive stage to be looped back into the receiver, allowing the node to receive messages
it has transmitted without driving the J1850 bus. In this mode, the output to the J1850 bus typically is high
impedance. This allows the communication path through the analog transceiver to be tested without
interfering with network activity. Using the BDLC analog loopback mode in conjunction with the analog
transceiver’s loopback mode ensures that, once the off-chip analog transceiver has exited loopback
mode, the BDLC does not begin communicating before a known condition exists on the J1850 bus.
相關PDF資料
PDF描述
VE-2ND-CU CONVERTER MOD DC/DC 85V 200W
MCIMX31CJMN4DR2 MPU MX31 ARM11 473-MAPBGA
VE-2NB-CU CONVERTER MOD DC/DC 95V 200W
MCIMX31CJMN4CR2 MPU MX31 ARM11 473-MAPBGA
MCIMX31CJMN4C MPU MX31 ARM11 473-MAPBGA
相關代理商/技術參數(shù)
參數(shù)描述
XC912BC32MFU8 制造商:Rochester Electronics LLC 功能描述:- Bulk
XC912DA128CPV8R2 制造商:Rochester Electronics LLC 功能描述:- Bulk 制造商:Motorola Inc 功能描述:
XC912DG128ACPV 制造商:Freescale Semiconductor 功能描述:
XC9131F05CDR-G 功能描述:IC REG BOOST SYNC ADJ 1A USP10B RoHS:是 類別:集成電路 (IC) >> PMIC - 穩(wěn)壓器 - DC DC 開關穩(wěn)壓器 系列:- 產(chǎn)品培訓模塊:High Efficiency Current Mode Switching Regulators CMOS LDO Regulators 特色產(chǎn)品:BD91x Series Step-Down Regulators 標準包裝:2,500 系列:- 類型:降壓（降壓） 輸出類型:兩者兼有 輸出數(shù):2 輸出電壓:3.3V，0.8 V ~ 2.5 V 輸入電壓:4.5 V ~ 5.5 V PWM 型:電流模式 頻率 - 開關:1MHz 電流 - 輸出:1.5A 同步整流器:是 工作溫度:-40°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:20-VFQFN 裸露焊盤 包裝:帶卷 (TR) 供應商設備封裝:VQFN020V4040 產(chǎn)品目錄頁面:1373 (CN2011-ZH PDF) 其它名稱:BD9152MUV-E2TR
XC9131H05CDR-G 制造商:Torex Semiconductor LTD 功能描述: 制造商:Torex Semiconductor LTD 功能描述:IC BOOST REG SYNCHR USP-10B
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*