參數資料
| 型號： | XC3S250E-4CPG132I |
| 廠商： | Xilinx Inc |
| 文件頁數： | 48/227頁 |
| 文件大小： | 0K |
| 描述： | IC FPGA SPARTAN-3E 250K 132CSBGA |
| 標準包裝： | 360 |
| 系列： | Spartan®-3E |
| LAB/CLB數： | 612 |
| 邏輯元件/單元數： | 5508 |
| RAM 位總計： | 221184 |
| 輸入/輸出數： | 92 |
| 門數： | 250000 |
| 電源電壓： | 1.14 V ~ 1.26 V |
| 安裝類型： | 表面貼裝 |
| 工作溫度： | -40°C ~ 100°C |
| 封裝/外殼： | 132-TFBGA，CSPBGA |
| 供應商設備封裝： | 132-CSPBGA（8x8） |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁當前第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁
Spartan-3E FPGA Family: DC and Switching Characteristics
DS312 (v4.1) July 19, 2013
Product Specification
141
Table 105: Switching Characteristics for the DLL
Symbol
Description
Device
Speed Grade
Units
-5
-4
Min
Max
Min
Max
Output Frequency Ranges
CLKOUT_FREQ_CLK0
Frequency for the CLK0 and
CLK180 outputs
Stepping 0
XC3S100E
XC3S250E
XC3S500E
XC3S1600E
N/A
5
90
MHz
XC3S1200E
200
MHz
Stepping 1
All
5
275
240
MHz
CLKOUT_FREQ_CLK90
Frequency for the CLK90 and
CLK270 outputs
Stepping 0
XC3S100E
XC3S250E
XC3S500E
XC3S1600E
N/A
5
90
MHz
XC3S1200E
167
MHz
Stepping 1
All
5
200
MHz
CLKOUT_FREQ_2X
Frequency for the CLK2X and
CLK2X180 outputs
Stepping 0
XC3S100E
XC3S250E
XC3S500E
XC3S1600E
N/A
10
180
MHz
XC3S1200E
311
MHz
Stepping 1
All
10
333
311
MHz
CLKOUT_FREQ_DV
Frequency for the CLKDV
output
Stepping 0
XC3S100E
XC3S250E
XC3S500E
XC3S1600E
N/A
0.3125
60
MHz
XC3S1200E
133
MHz
Stepping 1
All
0.3125
183
160
MHz
Output Clock Jitter(2,3,4)
CLKOUT_PER_JITT_0
Period jitter at the CLK0 output
All
-
±100
-
±100
ps
CLKOUT_PER_JITT_90
Period jitter at the CLK90 output
-
±150
-
±150
ps
CLKOUT_PER_JITT_180
Period jitter at the CLK180 output
-
±150
-
±150
ps
CLKOUT_PER_JITT_270
Period jitter at the CLK270 output
-
±150
-
±150
ps
CLKOUT_PER_JITT_2X
Period jitter at the CLK2X and CLK2X180 outputs
-±[1% of
CLKIN
period
+ 150]
-±[1% of
CLKIN
period
+ 150]
ps
CLKOUT_PER_JITT_DV1
Period jitter at the CLKDV output when
performing integer division
-
±150
-
±150
ps
CLKOUT_PER_JITT_DV2
Period jitter at the CLKDV output when
performing non-integer division
-±[1% of
CLKIN
period
+ 200]
-±[1% of
CLKIN
period
+ 200]
ps
Duty Cycle(4)
CLKOUT_DUTY_CYCLE_DLL Duty cycle variation for the CLK0, CLK90,
CLK180, CLK270, CLK2X, CLK2X180, and
CLKDV outputs, including the BUFGMUX and
clock tree duty-cycle distortion
All
-±[1% of
CLKIN
period
+ 400]
-±[1% of
CLKIN
period
+ 400]
ps
相關PDF資料 |
PDF描述 |
|---|---|
| XC2S50-6FG256C | IC FPGA 2.5V C-TEMP 256-FBGA |
| XC2S50-5FG256I | IC FPGA 2.5V I-TEMP 256-FBGA |
| 34VL02/MS | IC EEPROM 2KBIT 400KHZ 8MSOP |
| XC6SLX9-L1CPG196C | IC FPAG SPARTAN 6 9K 196CPGBGA |
| XC6SLX9-2CPG196I | IC FPAG SPARTAN 6 9K 196CPGBGA |
相關代理商/技術參數 |
參數描述 |
|---|---|
| XC3S250E-4FG320C | 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan-3E FPGA Family |
| XC3S250E-4FG320I | 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan-3E FPGA Family |
| XC3S250E-4FG400C | 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan-3E FPGA Family |
| XC3S250E-4FG400I | 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan-3E FPGA Family |
| XC3S250E-4FG484C | 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan-3E FPGA Family |
發(fā)布緊急采購，3分鐘左右您將得到回復。