- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄245705 > W986432DH-7L (WINBOND ELECTRONICS CORP) 2M X 32 SYNCHRONOUS DRAM, 5.5 ns, PDSO86 PDF資料下載
參數(shù)資料
| 型號： | W986432DH-7L |
| 廠商： | WINBOND ELECTRONICS CORP |
| 元件分類： | DRAM |
| 英文描述： | 2M X 32 SYNCHRONOUS DRAM, 5.5 ns, PDSO86 |
| 封裝： | 0.400 INCH, 0.50 MM PITCH, TSOP2-86 |
| 文件頁數(shù)： | 22/48頁 |
| 文件大?。?/td> | 1648K |
| 代理商： | W986432DH-7L |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁當前第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁
W986432DH
Publication Release Date: July 30, 2002
- 29 -
Revision A5
Operating Timing Example, continued
Interleaved Bank Write (Burst Length = 8, Autoprecharge)
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
tRC
tRAS
tRP
tRAS
tRCD
tRRD
RAa
CAx
RBb
CBy
RAb
RAc
ax0
ax1
ax4
ax5
ax6
ax7
by0
by1
by2
by3
by4
by5
by6
by7
CZ0
CZ1
CZ2
CAz
(CLK = 100 MHz)
* AP is the internal precharge start timing
CLK
DQ
CKE
DQM
A0-A9
A10
BS1
WE
CAS
RAS
CS
Active
Write
Active
Bank #0
Idle
Bank #1
Bank #2
Bank #3
AP*
Active
Write
AP*
BS0
相關PDF資料 |
PDF描述 |
|---|---|
| WF1M32E-150G2C | 4M X 8 FLASH 12V PROM MODULE, 150 ns, QMA68 |
| WS57C45-35KMB | 2K X 8 UVPROM, 15 ns, CDIP24 |
| W3DG644V75D2 | 4M X 64 SYNCHRONOUS DRAM MODULE, DMA168 |
| W3E64M72S-266BI | 64M X 72 SYNCHRONOUS DRAM, 0.75 ns, PBGA219 |
| W3HG2128M72EER534D4SG | 256M X 72 MULTI DEVICE DRAM MODULE, ZMA200 |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| W9864G2DH6 | 制造商:WINBOND 功能描述:New |
| W9864G2GH | 制造商:WINBOND 制造商全稱:Winbond 功能描述:512K X 4 BANKS X 32BITS SDRAM |
| W9864G2GH-5 | 制造商:WINBOND 制造商全稱:Winbond 功能描述:512K X 4 BANKS X 32BITS SDRAM |
| W9864G2GH-6 | 制造商:WINBOND 制造商全稱:Winbond 功能描述:512K X 4 BANKS X 32BITS SDRAM |
| W9864G2GH-6C | 制造商:WINBOND 制造商全稱:Winbond 功能描述:512K X 4 BANKS X 32BITS SDRAM |
發(fā)布緊急采購，3分鐘左右您將得到回復。