- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄385940 > TMS320C10-25 (Texas Instruments, Inc.) Digital Signal Processors(160ns指令周期，分離的程序和數(shù)據(jù)總線，外部輪詢中斷的DSP) PDF資料下載
參數(shù)資料
| 型號： | TMS320C10-25 |
| 廠商： | Texas Instruments, Inc. |
| 元件分類： | 數(shù)字信號處理 |
| 英文描述： | Digital Signal Processors(160ns指令周期，分離的程序和數(shù)據(jù)總線，外部輪詢中斷的DSP) |
| 中文描述： | 數(shù)字信號處理器（160ns指令周期，分離的程序和數(shù)據(jù)總線，外部輪詢中斷的數(shù)字信號處理器） |
| 文件頁數(shù)： | 99/139頁 |
| 文件大?。?/td> | 1478K |
| 代理商： | TMS320C10-25 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁當(dāng)前第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁
TMS320C17, TMS320E17
DIGITAL SIGNAL PROCESSORS
SPRS009C–JANUARY 1987–REVISED JULY 1991
POST OFFICE BOX 1443
HOUSTON, TEXAS 77001
99
coprocessor port (continued)
The external processor recognizes the coprocessor interface in which both processors run asynchronously as
a memory-mapped I/O operation. The external processor lowers the WR line and places data on the bus. It next
raises the WR line to clock the data into the on-chip latch. The rising edge of WR automatically creates an
interrupt to the
′
C17/E17/P17, and the falling edge of WR clears the RBLE (receive buffer latch empty) flag.
When the
′
C17/E17/P17 reads the coprocessor port, it causes the RBLE signal to transition to a logic low state
that clears the data in the latch, and allows the interrupt condition to be cleared internally. Likewise, the external
processor reads form the latch by driving the RD line active low, thus enabling the output latch to drive the latched
data. When the data has been read, the external device will again bring the RD line high. This activates the BIO
line to signal that the transfer is complete and the latch is available for the next transfer. The falling edge of RD
resets the TBLF (transmit buffer latch full) flag. Note that the EXINT and BIO lines are reserved for coprocessor
interface and cannot be driven externally when in the coprocessor mode.
An example of the use of a coprocessor interface is shown in Figure 18, in which the
′
C17/E17/P17 are DSPs
interfaced to the TMS70C42, an 8-bit microcontroller.
MC
MC/PM
HI/LO
CLKOUT
RD
TBLF
LD7
LD6
LD5
LD4
LD3
LD2
LD1
LD0
TMS320C17/E17/P17
TMS70C42
XTAL2
A3
A2
D7
D6
D5
D4
D3
D2
D1
D0
WR
RBLE
A1
A0
17
9
8
19
20
21
22
23
24
26
27
7
6
6
32
40
19
20
21
22
23
24
25
26
31
1
3
27
2
Figure 18. Coprocessor Interface
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| TMS320C15-25 | Digital Signal Processors(160ns指令周期，分離的程序和數(shù)據(jù)總線，外部輪詢中斷的DSP) |
| TMS320LC17 | Digital Signal Processors(278ns指令周期，分離的程序和數(shù)據(jù)總線，外部輪詢中斷的DSP) |
| TMS320C203(中文) | Digital Signal Processors(50ns指令周期， 空閑狀態(tài)CPU全關(guān)斷，先進(jìn)的外圍，多種PLL可選) |
| TMS320VC203(中文) | Digital Signal Processors(50ns指令周期， 空閑狀態(tài)CPU全關(guān)斷，先進(jìn)的外圍，多種PLL可選) |
| TMS320C209(中文) | Digital Signal Processors(35ns和50ns指令周期，空閑狀態(tài)CPU全關(guān)斷，先進(jìn)的外圍，多種PLL可選) |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| TMS320C10-25FNL | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:16-Bit Digital Signal Processor |
| TMS320C10FNA | 制造商:TI 制造商全稱:Texas Instruments 功能描述:DIGITAL SIGNAL PROCESSORS |
| TMS320C10FNL | 制造商:Rochester Electronics LLC 功能描述:- Bulk 制造商:Texas Instruments 功能描述: |
| TMS320C10FNL14 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:16-Bit Digital Signal Processor |
| TMS320C10FNL25 | 功能描述:數(shù)字信號處理器和控制器 - DSP, DSC CMOS 32010 PLCC 25MHZ RoHS:否 制造商:Microchip Technology 核心:dsPIC 數(shù)據(jù)總線寬度:16 bit 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:2 KB 最大時鐘頻率:40 MHz 可編程輸入/輸出端數(shù)量:35 定時器數(shù)量:3 設(shè)備每秒兆指令數(shù):50 MIPs 工作電源電壓:3.3 V 最大工作溫度:+ 85 C 封裝 / 箱體:TQFP-44 安裝風(fēng)格:SMD/SMT |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。