參數(shù)資料
型號： TMS320C10-25
廠商： Texas Instruments, Inc.
元件分類： 數(shù)字信號處理
英文描述： Digital Signal Processors(160ns指令周期，分離的程序和數(shù)據(jù)總線，外部輪詢中斷的DSP)
中文描述： 數(shù)字信號處理器（160ns指令周期，分離的程序和數(shù)據(jù)總線，外部輪詢中斷的數(shù)字信號處理器）
文件頁數(shù)： 106/139頁
文件大?。?/td> 1478K
代理商： TMS320C10-25
TMS320C17, TMS320E17, TMS320P17
DIGITAL SIGNAL PROCESSORS
SPRS009C–JANUARY 1987–REVISED JULY 1991
POST OFFICE BOX 1443
HOUSTON, TEXAS 77001
106
SERIAL PORT TIMING
switching characteristics over recommended operating conditions
PARAMETER
MIN
NOM
MAX
UNIT
td(CH-FR)
td(DX1-XL)
td(DX2-XL)
th(DX)
Internal framing (FR) delay from SCLK rising edge
70
ns
DX bit 1 valid before SCLK falling edge
20
ns
DX bit 2 valid before SCLK falling edge
20
ns
DX hold time after SCLK falling edge
tc(SCLK)/2
ns
timing requirements over recommended operating conditions
MIN
390
NOM
MAX
4770
30
30
UNIT
ns
tc(SCLK)
tf(SCLK)
tr(SCLK)
tw(SCLKL)
tw(SCLKH)
tsu(FS)
tsu(DR)
th(DR)
Values derived from characterization data and not tested.
NOTES:17. Minimum cycle time is 2tc(C) where tc(C) is CLKOUT cycle time.
18. The duty cycle of the serial port clock must be within 45 to 55 percent.
Serial port clock (SCLK) cycle time (see Note 17)
Serial port clock (SCLK) fall time
ns
Serial port clock (SCLK) rise time
ns
Serial port clock (SCLK) low-pulse duration (see Note 17)
185
2500
ns
Serial port clock (SCLK) high-pulse duration (see Note 17)
185
2500
ns
FSX/FSR setup time before SCLK falling edge
100
ns
DR setup time before SCLK falling edge
20
ns
DR hold time after SCLK falling edge
20
ns
COPROCESSOR INTERFACE TIMING
switching characteristics over recommended operating conditions
PARAMETER
MIN
NOM
MAX
UNIT
td(R-A)
td(W-A)
ta(RD)
th(RD)
RD low to TBLF high
75
75
ns
WR low to RBLE high
ns
RD low to data valid
80
ns
Data hold time after RD high
25
ns
timing requirements over recommended operating conditions
MIN
NOM
MAX
UNIT
th(HL)
tsu(HL)
tsu(WR)
th(WR)
tw(RDL)
tw(WRL)
HI/LO hold time after WR or RD high
25
ns
HI/LO setup time after WR or RD low
40
ns
Data setup time prior to WR high
30
ns
Data hold time after WR high
25
ns
RD low-pulse duration
80
ns
WR low-pulse duration
60
ns
相關(guān)PDF資料
PDF描述
TMS320C15-25 Digital Signal Processors(160ns指令周期，分離的程序和數(shù)據(jù)總線，外部輪詢中斷的DSP)
TMS320LC17 Digital Signal Processors(278ns指令周期，分離的程序和數(shù)據(jù)總線，外部輪詢中斷的DSP)
TMS320C203(中文) Digital Signal Processors(50ns指令周期， 空閑狀態(tài)CPU全關(guān)斷，先進(jìn)的外圍，多種PLL可選)
TMS320VC203(中文) Digital Signal Processors(50ns指令周期， 空閑狀態(tài)CPU全關(guān)斷，先進(jìn)的外圍，多種PLL可選)
TMS320C209(中文) Digital Signal Processors(35ns和50ns指令周期，空閑狀態(tài)CPU全關(guān)斷，先進(jìn)的外圍，多種PLL可選)
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
TMS320C10-25FNL 制造商:未知廠家 制造商全稱:未知廠家 功能描述:16-Bit Digital Signal Processor
TMS320C10FNA 制造商:TI 制造商全稱:Texas Instruments 功能描述:DIGITAL SIGNAL PROCESSORS
TMS320C10FNL 制造商:Rochester Electronics LLC 功能描述:- Bulk 制造商:Texas Instruments 功能描述:
TMS320C10FNL14 制造商:未知廠家 制造商全稱:未知廠家 功能描述:16-Bit Digital Signal Processor
TMS320C10FNL25 功能描述:數(shù)字信號處理器和控制器 - DSP, DSC CMOS 32010 PLCC 25MHZ RoHS:否 制造商:Microchip Technology 核心:dsPIC 數(shù)據(jù)總線寬度:16 bit 程序存儲(chǔ)器大小:16 KB 數(shù)據(jù) RAM 大小:2 KB 最大時(shí)鐘頻率:40 MHz 可編程輸入/輸出端數(shù)量:35 定時(shí)器數(shù)量:3 設(shè)備每秒兆指令數(shù):50 MIPs 工作電源電壓:3.3 V 最大工作溫度:+ 85 C 封裝 / 箱體:TQFP-44 安裝風(fēng)格:SMD/SMT
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*