- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄98149 > STP1081ABGA-150 SPECIALTY MICROPROCESSOR CIRCUIT, PBGA256 PDF資料下載
參數(shù)資料
| 型號： | STP1081ABGA-150 |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | SPECIALTY MICROPROCESSOR CIRCUIT, PBGA256 |
| 封裝： | PLASTIC, BGA-256 |
| 文件頁數(shù)： | 8/32頁 |
| 文件大?。?/td> | 478K |
| 代理商： | STP1081ABGA-150 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁當(dāng)前第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁
16
STP1081
Preliminary
Companion Device for 250/300 MHz UltraSPARC-II Systems
UltraSPARC
-II Data Buffer (UDB-II)
July 1997
One-to-Two Clock Ratio for Data Transfer
Figure 9 shows the most common data transfer case. For UPA-to-CPU data transfer, the operation begins with
S_REPLY, which is clocked at the rising edge of SYS_CLK, corresponding to time t0. At time t1, the next rising
edge of SYS_CLK, the data is latched into UDB-II. In other words, (given that there is no data stall) UDB-II
will take what is on the UPA bus on the next SYS_CLK rising edge following S_REPLY.
The processor requests the data in UDB-II by asserting CNTL. Note that one whole EBUS_CLK cycle must
complete after SYS_CLK rise where the data was latched, before CNTL can be asserted. Once this cycle com-
pletes, CNTL is given at the rising edge of EBUS_CLK.
Two cycles later, the requested data packet appears at the output of UDB-II (the same as the microprocessor
input.)
For CPU-to-UPA data transfer, the processor sends CNTL and E$_DATA at the same time. When UPA
requests the data, S_REPLY may be asserted as little as two cycles after data is latched, and that data appears
at the output of UDB-II two cycles later.
Note the following differences:
The S_REPLY is only given once for every transaction, one cycle before the data is latched into UDB-II. How-
ever, CNTL is given for every E$_DATA and during the same cycle as E$_DATA.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| STP1091PGA-75 | 2M X 1, CACHE CONTROLLER, CPGA376 |
| STP1100BGA-100 | 32-BIT, 100 MHz, RISC PROCESSOR, PBGA272 |
| STP2001QFP | MULTIFUNCTION PERIPHERAL, PQFP16 |
| STP2011PGA | SPECIALTY MICROPROCESSOR CIRCUIT, PPGA279 |
| STP2024PQFP | 25 MHz, DMA CONTROLLER, PQFP120 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| STP1091PGA-75 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Cache Controller |
| STP1091PGA-90 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Cache Controller |
| STP10LN80K5 | 功能描述:MOSFET N-CH 800V 8A TO-220 制造商:stmicroelectronics 系列:MDmesh?? 包裝:管件 零件狀態(tài):有效 FET 類型:MOSFET N 通道，金屬氧化物 FET 功能:標(biāo)準 漏源極電壓（Vdss）:800V 電流 - 連續(xù)漏極（Id）（25°C 時）:8A（Tc） 不同?Id，Vgs 時的?Rds On（最大值）:630 毫歐 @ 4A，10V 不同 Id 時的 Vgs（th）（最大值）:5V @ 100μA 不同 Vgs 時的柵極電荷（Qg）:15nC @ 10V 不同 Vds 時的輸入電容（Ciss）:427pF @ 100V 功率 - 最大值:110W 工作溫度:-55°C ~ 150°C（TJ） 安裝類型:通孔 封裝/外殼:TO-220-3 供應(yīng)商器件封裝:TO-220 標(biāo)準包裝:50 |
| STP10N105K5 | 功能描述:MOSFET N-CH 1050V 6A TO-220AB 制造商:stmicroelectronics 系列:MDmesh? K5 包裝:管件 零件狀態(tài):有效 FET 類型:MOSFET N 通道，金屬氧化物 FET 功能:標(biāo)準 漏源極電壓（Vdss）:1050V（1.05kV） 電流 - 連續(xù)漏極（Id）（25°C 時）:6A（Tc） 不同?Id，Vgs 時的?Rds On（最大值）:1.3 歐姆 @ 3A，10V 不同 Id 時的 Vgs（th）（最大值）:5V @ 100μA 不同 Vgs 時的柵極電荷（Qg）:21.5nC @ 10V 不同 Vds 時的輸入電容（Ciss）:545pF @ 100V 功率 - 最大值:130W 工作溫度:-55°C ~ 150°C（TJ） 安裝類型:通孔 封裝/外殼:TO-220-3 供應(yīng)商器件封裝:TO-220 標(biāo)準包裝:50 |
| STP10N10L | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:TRANSISTOR | MOSFET | N-CHANNEL | 100V V(BR)DSS | 10A I(D) | TO-220AB |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。