- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄374749 > SDA9400 (MICRONAS SEMICONDUCTOR HOLDING AG) Scan Rate Converter using Embedded DRAM Technology Units PDF資料下載
參數(shù)資料
| 型號(hào)： | SDA9400 |
| 廠商： | MICRONAS SEMICONDUCTOR HOLDING AG |
| 英文描述： | Scan Rate Converter using Embedded DRAM Technology Units |
| 中文描述： | 掃描頻率轉(zhuǎn)換器采用嵌入式DRAM技術(shù)股 |
| 文件頁(yè)數(shù)： | 15/94頁(yè) |
| 文件大小： | 1180K |
| 代理商： | SDA9400 |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)當(dāng)前第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)
SDA 9400
Micronas
15
Preliminary Data Sheet
6.2
Input format conversion (IFC)
Input signals
The SDA 9400 accepts at the input side the sample frequency relations of Y : (B-Y) : (R-Y): 4:2:2
and CCIR 656. In case of CCIR 656 three modes are supported (FORMAT=11 means full CCIR 656
support, including H-, V-Sync and Field signal, FORMAT=01 means only data processing, H- and V-
Sync have to be added separately according PAL/NTSC norm, FORMAT=10 means only data
processing, H- and V-sync have to be added separately according CCIR656-PAL/NTSC norm). The
representation of the samples of the chrominance signal is programmable as positive dual code
(unsigned, parameter TWOIN=0) or two's complement code (TWOIN=1, see also
I2C bus format
on
page 64, I2C bus parameter 00h). Inside the SDA 9400 all algorithms assume positive dual code.
Input data formats
X
ab
:
X: signal component a: sample number b: bit number
Signals
Pin number
Description
YIN0...7
UVIN0...7
43, 44, 45, 46, 47, 48, 49, 50
31, 32, 33, 34, 37, 38, 39, 40
luminance input
chrominance input
Data
Pin
CCIR 656
FORMAT = 1X
FORMAT = 01
U
07
Y
07
U
06
Y
06
U
05
Y
05
U
04
Y
04
U
03
Y
03
U
02
Y
02
U
01
Y
01
U
00
Y
00
4:2:2 Parallel
FORMAT = 00
YIN7
YIN6
YIN5
YIN4
YIN3
YIN2
YIN1
YIN0
UVIN7
UVIN6
UVIN5
UVIN4
UVIN3
UVIN2
UVIN1
UVIN0
V
07
V
06
V
05
V
04
V
03
V
02
V
01
V
00
Y
17
Y
16
Y
15
Y
14
Y
13
Y
12
Y
11
Y
10
Y
07
Y
06
Y
05
Y
04
Y
03
Y
02
Y
01
Y
00
U
07
U
06
U
05
U
04
U
03
U
02
U
01
U
00
Y
17
Y
16
Y
15
Y
14
Y
13
Y
12
Y
11
Y
10
V
07
V
06
V
05
V
04
V
03
V
02
V
01
V
00
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| SDA9410-B13 | Display Processor and Scan Rate Converter using Embedded DRAM Technology Units |
| SDA9415-B13 | Display Processor and Scan Rate Converter |
| SDA9488X | Cost-effective Picture-In-Picture ICs |
| SDA9588X | Cost-effective Picture-In-Picture ICs |
| SDA9489X | PIP IV Advanced SOPHISTICUS High-End Picture-In-Picture ICs |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| SDA9401 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Scan Rate Converter using Embedded DRAM Technology Units |
| SDA9410-B13 | 制造商:MICRONAS 制造商全稱:MICRONAS 功能描述:Display Processor and Scan Rate Converter using Embedded DRAM Technology Units |
| SDA9415-B13 | 制造商:MICRONAS 制造商全稱:MICRONAS 功能描述:Display Processor and Scan Rate Converter |
| SDA9488X | 制造商:MICRONAS 制造商全稱:MICRONAS 功能描述:Cost-effective Picture-In-Picture ICs |
| SDA9489X | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:PIP IV Advanced SOPHISTICUS High-End Picture-In-Picture ICs |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。