- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄372108 > SAA2500 (NXP Semiconductors N.V.) MPEG Audio Source Decoder PDF資料下載
參數(shù)資料
| 型號： | SAA2500 |
| 廠商： | NXP Semiconductors N.V. |
| 英文描述： | MPEG Audio Source Decoder |
| 中文描述： | MPEG音頻源解碼器 |
| 文件頁數(shù)： | 27/47頁 |
| 文件大?。?/td> | 199K |
| 代理商： | SAA2500 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁當(dāng)前第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁
September 1994
27
Philips Semiconductors
Preliminary specification
MPEG Audio Source Decoder
SAA2500
SAA2500
SETTINGS ITEM
The SAA2500 is configured with the SAA2500 settings. The initial value of the SAA2500 settings after reset is all zeros.
Table 21
SAA2500 settings item; 1 byte (read/write).
Notes
1.
MSEL1 and MSEL0; these bits select the used input interface, the input data format and the input synchronization
type (see Table 22).
CRCACT; automatic/forced CRC activity:
a) CRCACT = 0; the SAA2500 uses the protection bit in the ISO/MPEG frame header to determine the presence of
the CRC.
b) CRCACT = 1; the SAA2500 assumes the CRC always to be present. The protection bit in the used ISO/MPEG
frame header is forced to 0.
MCKDIS; buffered master clock MCLK disabling:
a) MCKDIS = 0; enable MCLK.
b) MCKDIS = 1; disable (3-state) MCLK.
2.
3.
4.
FCKENA; buffered 256f
s
or 384f
s
output signal FSCLK enabling:
a) FCKENA = 0; disable (3-sate) FSCLK.
b) FCKENA = 1; enable FSCLK.
SELCH2; with dual channel mode input data (with other modes of input data ‘don’t care’:
a) SELCH2 = 0; select channel I.
b) SELCH2 = 1; select channel II.
RND1 and RND0; these bits select the rounding of the baseband audio output samples (see Table 23).
5.
6.
Table 22
MSEL1 and MSEL0.
Table 23
RND1 and RND0.
7
6
5
4
3
2
1
0
MSEL1
(1)
MSEL0
(1)
CRCACT
(2)
MCKDIS
(3)
FCKENA
(4)
SELCH2
(5)
RND1
(6)
RND0
(6)
MSEL1
MSEL0
USED INPUT INTERFACE
INPUT SYNCHRONIZATION
0
0
1
1
0
1
0
1
master
reserved
slave
slave
to ISO/MPEG synchronization pattern
reserved
to ISO/MPEG synchronization pattern
to synchronization signal CDSSY
RND1
RND0
OUTPUT SAMPLE ROUNDING LENGTH
0
0
1
1
0
1
0
1
16 bits
18 bits
20 bits
22 bits
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| SAA2500H | MPEG Audio Source Decoder |
| SAA2501 | Digital Audio Broadcast DAB decoder |
| SAA2501H | Digital Audio Broadcast DAB decoder |
| SAA2502 | ISO/MPEG Audio Source Decoder |
| SAA2502H | ISO/MPEG Audio Source Decoder |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| SAA2500GP | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Video Processing/ENDEC for MPEG |
| SAA2500H | 制造商:PHILIPS 制造商全稱:NXP Semiconductors 功能描述:MPEG Audio Source Decoder |
| SAA2500HB-S | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Video Processing/ENDEC for MPEG |
| SAA2501 | 制造商:PHILIPS 制造商全稱:NXP Semiconductors 功能描述:Digital Audio Broadcast DAB decoder |
| SAA2501H | 制造商:PHILIPS 制造商全稱:NXP Semiconductors 功能描述:Digital Audio Broadcast DAB decoder |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。