- 您現(xiàn)在的位置：買賣IC網 > PDF目錄98069 > S1C8F360F 8-BIT, FLASH, 8.2 MHz, MICROCONTROLLER, PQFP176 PDF資料下載
參數(shù)資料
| 型號： | S1C8F360F |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | 8-BIT, FLASH, 8.2 MHz, MICROCONTROLLER, PQFP176 |
| 封裝： | QFP18-176 |
| 文件頁數(shù)： | 184/217頁 |
| 文件大?。?/td> | 1753K |
| 代理商： | S1C8F360F |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁當前第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁
S1C8F360 TECHNICAL MANUAL
EPSON
59
5 PERIPHERAL CIRCUITS AND THEIR OPERATION (Output Ports)
s Special output control
LCCLK: 00FF10HD4
Controls the CL (LCD synchronous) signal output.
When "1" is written: CL signal output
When "0" is written: HIGH level (DC) output
Reading:
Valid
LCCLK is the output control register for CL signal.
When "1" is set, the CL signal is output from the
output port terminal R25 and when "0" is set, HIGH
(VDD) level is output. At this time, "1" must always
At initial reset, LCCLK is set to "0" (HIGH level
output).
LCFRM: 00FF10HD3
Controls the FR (LCD frame) signal output.
When "1" is written: FR signal output
When "0" is written: HIGH level (DC) output
Reading:
Valid
LCFRM is the output control register for FR signal.
When "1" is set, the FR signal is output from the
output port terminal R26 and when "0" is set, HIGH
(VDD) level is output. At this time, "1" must always
be set for the data register R26D.
The FR output is not available when the R26 port is
not set as the TOUT output port by mask option.
At initial reset, LCFRM is set to "0" (HIGH level
output).
PTOUT: 00FF30HD2
Controls the TOUT (programmable timer output
clock) signal output.
When "1" is written: TOUT signal output ON
When "0" is written: TOUT signal output OFF
Reading:
Valid
PTOUT is the output control register for TOUT
signal. When "1" is set to the register, the TOUT
(TOUT) signal is output from the output port
terminal R27 (R26). When "0" is set, the R27 goes
HIGH (VDD) and the R26 goes LOW (VSS).
To output the TOUT signal, "1" must always be set
for the data register R27D. The data register R26D
does not affect the TOUT output.
At initial reset, PTOUT is set to "0" (output OFF).
The TOUT signal can be output from R26 only
when the function is selected by mask option.
FOUTON: 00FF40HD3
Controls the FOUT (fOSC1/fOSC3 dividing clock)
signal output.
When "1" is written: FOUT signal output
When "0" is written: HIGH level (DC) output
Reading:
Valid
FOUTON is the output control register for FOUT
signal. When "1" is set, the FOUT signal is output
from the output port terminal R34 and when "0" is
set, HIGH (VDD) level is output. At this time, "1"
must always be set for the data register R34D.
At initial reset, FOUTON is set to "0" (HIGH level
output).
FOUT0, FOUT1, FOUT2: 00FF40HD4, D5, D6
FOUT signal frequency is set as shown in Table
5.6.6.2.
Table 5.6.6.2 FOUT frequency settings
At initial reset, this register is set to "0" (fOSC1/1).
BZON: 00FF44HD0
Controls the buzzer (BZ and BZ) signal output.
When "1" is written: Buzzer signal output ON
When "0" is written: Buzzer signal output OFF
Reading:
Valid
BZON is the output control register for buzzer
signal. When "1" is set to the register, the BZ (BZ)
signal is output from the output port terminal R50
(R51). When "0" is set, the R50 goes LOW (VSS) and
the R51 goes HIGH (VDD).
To output the BZ signal, "0" must always be set for
the data register R50D. The data register R51D does
not affect the BZ output.
At initial reset, BZON is set to "0" (output OFF).
The BZ signal can be output from R51 only when
the function is selected by mask option.
FOUT2
FOUT frequency
0
1
fOSC1 / 1
fOSC1 / 2
fOSC1 / 4
fOSC1 / 8
fOSC3 / 1
fOSC3 / 2
fOSC3 / 4
fOSC3 / 8
FOUT1
0
1
0
1
FOUT0
0
1
0
1
0
1
0
1
fOSC1:
fOSC3:
OSC1 oscillation frequency
OSC3 oscillation frequency
相關PDF資料 |
PDF描述 |
|---|---|
| S1D13305F00B | 640 X 256 PIXELS CRT CHAR OR GRPH DSPL CTLR, PQFP60 |
| S1D13305F00A | 640 X 256 PIXELS CRT CHAR OR GRPH DSPL CTLR, PQFP60 |
| S1D13600F00A | CRT OR FLAT PNL GRPH DSPL CTLR, PQFP64 |
| S1D13700F02A100 | 320 X 240 PIXELS CRT OR FLAT PNL GRPH DSPL CTLR, PQFP64 |
| S1D13706F00A | 320 X 240 PIXELS CRT OR FLAT PNL GRPH DSPL CTLR, PQFP100 |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| S1C8F360F413100 | 功能描述:16位微控制器 - MCU 8-bit Flash 60KB LCD Dr. 51 x 32 RoHS:否 制造商:Texas Instruments 核心:RISC 處理器系列:MSP430FR572x 數(shù)據總線寬度:16 bit 最大時鐘頻率:24 MHz 程序存儲器大小:8 KB 數(shù)據 RAM 大小:1 KB 片上 ADC:Yes 工作電源電壓:2 V to 3.6 V 工作溫度范圍:- 40 C to + 85 C 封裝 / 箱體:VQFN-40 安裝風格:SMD/SMT |
| S1C8F360F513200 | 功能描述:16位微控制器 - MCU 8-bit Flash 60KB LCD Dr. 51 x 32 RoHS:否 制造商:Texas Instruments 核心:RISC 處理器系列:MSP430FR572x 數(shù)據總線寬度:16 bit 最大時鐘頻率:24 MHz 程序存儲器大小:8 KB 數(shù)據 RAM 大小:1 KB 片上 ADC:Yes 工作電源電壓:2 V to 3.6 V 工作溫度范圍:- 40 C to + 85 C 封裝 / 箱體:VQFN-40 安裝風格:SMD/SMT |
| S1C8F626 | 制造商:EPSON 制造商全稱:EPSON 功能描述:8-bit Single Chip Microcomputer |
| S1C-8-S | 制造商:GRIPCO 功能描述: |
| S1CFB | 制造商:Hubbell Wiring Device-Kellems 功能描述:FLOORBOX, SYSTEM ONE, CAST IRON |
發(fā)布緊急采購，3分鐘左右您將得到回復。