- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄378055 > PM7323-SI (PMC-SIERRA INC) ROUTING CONTROL, MONITORING, & POLICING 200 MBPS PDF資料下載
參數(shù)資料
| 型號： | PM7323-SI |
| 廠商： | PMC-SIERRA INC |
| 元件分類： | 數(shù)字傳輸電路 |
| 英文描述： | ROUTING CONTROL, MONITORING, & POLICING 200 MBPS |
| 中文描述： | ATM SWITCHING CIRCUIT, PQFP240 |
| 封裝： | 32 X 32 MM, 3.40 MM HEIGHT, 0.50 MM PITCH, HEAT SINK, PLASTIC, QFP-240 |
| 文件頁數(shù)： | 93/219頁 |
| 文件大小： | 695K |
| 代理商： | PM7323-SI |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁當(dāng)前第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁
STANDARD PRODUCT
PM7323 RCMP-200
DATASHEET
PMC-960543
ISSUE 2
ROUTING CONTROL, MONITORING, & POLICING
200 MBPS
Proprietary and Confidential to PMC-Sierra, Inc.
and for its Customer’s Internal Use.
82
SPRTYI[4:0]:
The SPRTYI[4:0] bits indicate a parity error has been detected on the
SD[39:0] bus. When logic 1, the SPRTYI[4] bit indicates a parity error over
inputs SD[39:32]. When logic 1, the SPRTYI[3] bit indicates a parity error
over inputs SD[31:24]. When logic 1, the SPRTYI[2] bit indicates a parity
error over inputs SD[23:16]. When logic 1, the SPRTYI[1] bit indicates a
parity error over inputs SD[15:8]. When logic 1, the SPRTYI[0] bit indicates a
parity error over inputs SD[7:0]. All bits are cleared when this register is read.
SRCHERRI:
The search error (SRCHERRI) bit indicates that a VCI/VPI search has failed
due to an improperly constructed secondary search table. This bit is set if the
secondary key search takes more then 40 branches or if single received cell
results in greater than 63 multicast cells when the LIMITMC register bit is
logic 1. If the BADVCtoUP register bit is a logic 1, the cell associated with the
failed search is routed to the Microprocessor Cell Interface. This bit is cleared
when this register is read.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| PM7324 | SATURN User Network Interface ATM Layer Solution |
| PM7324-BI | S/UNI-ATM LAYER SOLUTION |
| PM7325 | S/UNI-ATLAS-3200 Telecom Standard Product Data Sheet Preliminary |
| PM7325-TC | S/UNI-ATLAS-3200 Telecom Standard Product Data Sheet Preliminary |
| PM7326 | ATM/PACKET Traffic Manager and Switch |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| PM7324 | 制造商:PMC 制造商全稱:PMC 功能描述:S/UNI-ATM LAYER SOLUTION |
| PM7324BI | 制造商:PMC-Sierra 功能描述: |
| PM7324-BI | 制造商:PMC 制造商全稱:PMC 功能描述:S/UNI-ATM LAYER SOLUTION |
| PM7325 | 制造商:PMC 制造商全稱:PMC 功能描述:2.4 Gbit/s ATM Layer Solution |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。