- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄378055 > PM6344-RI (PMC-SIERRA INC) KPSE SERIES PDF資料下載
參數(shù)資料
| 型號(hào)： | PM6344-RI |
| 廠商： | PMC-SIERRA INC |
| 元件分類： | 數(shù)字傳輸電路 |
| 英文描述： | KPSE SERIES |
| 中文描述： | DATACOM, FRAMER, PQFP128 |
| 封裝： | 14 X 20 MM, 2.70 MM HEIGHT, COPPER LEAD FRAME, METRIC, PLASTIC, QFP-128 |
| 文件頁(yè)數(shù)： | 222/256頁(yè) |
| 文件大?。?/td> | 1030K |
| 代理商： | PM6344-RI |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)第129頁(yè)第130頁(yè)第131頁(yè)第132頁(yè)第133頁(yè)第134頁(yè)第135頁(yè)第136頁(yè)第137頁(yè)第138頁(yè)第139頁(yè)第140頁(yè)第141頁(yè)第142頁(yè)第143頁(yè)第144頁(yè)第145頁(yè)第146頁(yè)第147頁(yè)第148頁(yè)第149頁(yè)第150頁(yè)第151頁(yè)第152頁(yè)第153頁(yè)第154頁(yè)第155頁(yè)第156頁(yè)第157頁(yè)第158頁(yè)第159頁(yè)第160頁(yè)第161頁(yè)第162頁(yè)第163頁(yè)第164頁(yè)第165頁(yè)第166頁(yè)第167頁(yè)第168頁(yè)第169頁(yè)第170頁(yè)第171頁(yè)第172頁(yè)第173頁(yè)第174頁(yè)第175頁(yè)第176頁(yè)第177頁(yè)第178頁(yè)第179頁(yè)第180頁(yè)第181頁(yè)第182頁(yè)第183頁(yè)第184頁(yè)第185頁(yè)第186頁(yè)第187頁(yè)第188頁(yè)第189頁(yè)第190頁(yè)第191頁(yè)第192頁(yè)第193頁(yè)第194頁(yè)第195頁(yè)第196頁(yè)第197頁(yè)第198頁(yè)第199頁(yè)第200頁(yè)第201頁(yè)第202頁(yè)第203頁(yè)第204頁(yè)第205頁(yè)第206頁(yè)第207頁(yè)第208頁(yè)第209頁(yè)第210頁(yè)第211頁(yè)第212頁(yè)第213頁(yè)第214頁(yè)第215頁(yè)第216頁(yè)第217頁(yè)第218頁(yè)第219頁(yè)第220頁(yè)第221頁(yè)當(dāng)前第222頁(yè)第223頁(yè)第224頁(yè)第225頁(yè)第226頁(yè)第227頁(yè)第228頁(yè)第229頁(yè)第230頁(yè)第231頁(yè)第232頁(yè)第233頁(yè)第234頁(yè)第235頁(yè)第236頁(yè)第237頁(yè)第238頁(yè)第239頁(yè)第240頁(yè)第241頁(yè)第242頁(yè)第243頁(yè)第244頁(yè)第245頁(yè)第246頁(yè)第247頁(yè)第248頁(yè)第249頁(yè)第250頁(yè)第251頁(yè)第252頁(yè)第253頁(yè)第254頁(yè)第255頁(yè)第256頁(yè)
STANDARD PRODUCT
PMC-Sierra, Inc.
PM6344 EQUAD
PMC-951013
ISSUE 5
QUADRUPLE E1 FRAMER
209
The jitter on the recovered clock is absorbed by the two frame slip buffer in the
elastic store. BRPCM[x], BRSIG[x], and BRFPO[x] are updated on the falling
edge of RCLKO[x].
The framing alignment on BRPCM[x] and BRSIG[x] is still set by the BRFPI
input. However, BRFPI must now be timed with respect to the individual output
clock RCLKO[x] instead of BRCLK for each quadrant of the EQUAD in which
RCLKOSEL is set to logic 1. A possible configuration would have RCLKOSEL
set to logic 1 in only one quadrant and BRFPI timed to that quadrant's RCLKO.
The same RCLKO can then be connected to BRCLK which will be used as the
timing reference for all the other quadrants which will have RCLKOSEL set to
logic 0. Otherwise, if backplane frame alignment is not necessary, RCLKOSEL
can be set to logic 1 in every quadrant and BRFPI should be tied low.
Figure 31 shows the functional waveforms for a configuration where RCLKOSEL
is set to logic 1 in quadrant x. BRFPI and all the backplane outputs are timed to
RCLKO[x].
Figure 31
- Receive Backplane Interface with RCLKOSEL = 1
1 2 3 4 5 6 7 8
A B C D
1 2 3 4 5 6 7 8 1 2 3 4 5 6 7 8
A B C D
1 2 3 4 5 6 7 8 1 2 3 4 5 6 7 8
A B C D
Timeslot 31
Timeslot 0
Timeslot 1
Timeslot 16
Timeslot 17
RCLKO[x]
BRFPO[x]
BRPCM[x]
BRSIG[x]
BRFPI
Undefined
Undefined
Undefined
It should also be noted that RFP[x] can no longer be sampled by RCLKO[x] since
RCLKO[x] is a smoothed version of the recovered clock, and RFP[x] is timed by
the unsmoothed recovered clock.
Register bits TRSLIP and ELSTBYP in the Receive Options register and
BRX2RAIL in the Receive Backplane Options register must be cleared to logic 0
for proper operation. The DJAT Configuration register should be cleared to all
zeros to disable the LIMIT and SYNC bits. Note that the DJAT PLL is no longer
in the transmit path. Therefore, the FIFOBYP bit of the Transmit Interface
Configuration register must be set. to logic 1.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| PM6344 | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| PM6388 | CONNECTOR |
| PM6388-RI | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| PM6541 | E1XC EVALUATION DAUGHTERBOARD |
| PM6650 | MSM6150 CHIPSET SOLUTION |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| PM6388 | 制造商:PMC 制造商全稱:PMC 功能描述:OCTAL E1 FRAMER |
| PM6388RI | 制造商:PMC-Sierra 功能描述: |
| PM6388-RI | 制造商:PMC-Sierra 功能描述: |
| PM638S-100 | 功能描述:固定電感器 10uH 30% RoHS:否 制造商:AVX 電感:10 uH 容差:20 % 最大直流電流:1 A 最大直流電阻:0.075 Ohms 工作溫度范圍:- 40 C to + 85 C 自諧振頻率:38 MHz Q 最小值:40 尺寸:4.45 mm W x 6.6 mm L x 2.92 mm H 屏蔽:Shielded 端接類型:SMD/SMT 封裝 / 箱體:6.6 mm x 4.45 mm |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。